半導体記憶装置及びその製造方法

発明者： , , , ,
出願人/特許権者： ,
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-264927
公開番号（公開出願番号）：特開2003-007873
出願日： 2001年06月23日
公開日（公表日）： 2003年01月10日
要約：

【要約】 (修正有)【課題】電荷蓄積層及び制御ゲートを有する半導体記憶装置のバックバイアス効果による影響を低減させて集積度を向上させ、占有面積を増加させずに浮遊ゲートと制御ゲートとの容量比を一層増大させるとともに、製造プロセスに起因するセル特性のばらつきが抑制された半導体記憶装置及びその製造方法を提供する。【解決手段】半導体基板と、少なくとも1つのエピタキシャル成長により形成された島状半導体層2110、島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び制御ゲートから構成される少なくとも1つのメモリセルとを有する半導体記憶装置であって、メモリセルの少なくとも1つが半導体基板から電気的に絶縁されてなる半導体記憶装置。

請求項（抜粋）：

半導体基板と、少なくとも1つのエピタキシャル成長により形成された島状半導体層、該島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び制御ゲートから構成される少なくとも1つのメモリセルとを有する半導体記憶装置であって、前記メモリセルの少なくとも1つが前記半導体基板から電気的に絶縁されてなることを特徴とする半導体記憶装置。

IPC (11件)：

H01L 21/8247 , G11C 11/404 , G11C 11/41 , G11C 16/04 , H01L 21/8242 , H01L 21/8244 , H01L 27/108 , H01L 27/11 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (10件)：

H01L 29/78 371 , H01L 27/10 434 , H01L 27/10 381 , H01L 27/10 621 Z , H01L 27/10 671 A , G11C 11/40 Z , G11C 17/00 622 Z , G11C 17/00 622 A , G11C 17/00 622 E , G11C 11/34 352 C

Fターム (78件)：

5B015JJ31 , 5B015JJ45 , 5B015KA13 , 5B015PP03 , 5B015QQ01 , 5B025AA02 , 5B025AC01 , 5B025AC03 , 5B025AE00 , 5F083AD02 , 5F083AD03 , 5F083AD21 , 5F083BS03 , 5F083BS15 , 5F083BS37 , 5F083BS47 , 5F083EP03 , 5F083EP13 , 5F083EP18 , 5F083EP22 , 5F083EP33 , 5F083EP34 , 5F083EP55 , 5F083EP56 , 5F083EP76 , 5F083ER03 , 5F083ER09 , 5F083ER14 , 5F083ER17 , 5F083ER21 , 5F083ER22 , 5F083ER30 , 5F083GA09 , 5F083GA22 , 5F083HA01 , 5F083HA02 , 5F083JA04 , 5F083JA19 , 5F083JA36 , 5F083KA13 , 5F083LA11 , 5F083LA21 , 5F083PR03 , 5F083PR06 , 5F083PR10 , 5F083PR25 , 5F083PR29 , 5F083PR36 , 5F083PR37 , 5F083PR39 , 5F083PR40 , 5F101BA02 , 5F101BA12 , 5F101BA29 , 5F101BA36 , 5F101BA45 , 5F101BB02 , 5F101BC02 , 5F101BD02 , 5F101BD04 , 5F101BD05 , 5F101BD14 , 5F101BD22 , 5F101BD31 , 5F101BE02 , 5F101BE05 , 5F101BE07 , 5F101BH09 , 5F101BH11 , 5F101BH13 , 5F101BH14 , 5F101BH19 , 5M024AA93 , 5M024BB02 , 5M024CC20 , 5M024PP03 , 5M024PP04 , 5M024PP05

前のページに戻る