特許
J-GLOBAL ID:200903001243254169

半導体集積回路装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2002-154589
公開番号(公開出願番号):特開2003-347423
出願日: 2002年05月28日
公開日(公表日): 2003年12月05日
要約:
【要約】【課題】 導電型およびゲート酸化膜厚の異なる4種類のMISFETのゲート酸化膜と基板(ウエル)の界面に導入する窒素の濃度を最適化することによって、ホットキャリアに対する信頼性とNBTに対する信頼性を両立させる。【解決手段】 NO(一酸化窒素)を含む雰囲気中で基板1を熱処理する酸窒化処理と、窒素のイオン注入を併用することにより、フォトマスクを追加することなく、ゲート酸化膜と基板(ウエル)との界面近傍に導入される窒素の濃度を、高い方から順に、厚いゲート酸化膜6bを有するnチャネル型MISFET(Qn2)>薄いゲート酸化膜6aを有するnチャネル型MISFET(Qn1)>厚いゲート酸化膜6bを有するpチャネル型MISFET(Qp2)、薄いゲート酸化膜6aを有するpチャネル型MISFET(Qp1)とする。
請求項(抜粋):
第1ゲート絶縁膜を有する第1nチャネル型MISFETおよび第1pチャネル型MISFETと、前記第1ゲート絶縁膜よりも膜厚が厚い第2ゲート絶縁膜を有する第2nチャネル型MISFETおよび第2pチャネル型MISFETとが半導体基板の主面に形成され、前記第1および第2ゲート絶縁膜と前記半導体基板との界面に窒素が導入された半導体集積回路装置であって、前記第2nチャネル型MISFETの第2ゲート絶縁膜と前記半導体基板との界面に導入された窒素の濃度は、前記第1nチャネル型MISFETの第1ゲート絶縁膜と前記半導体基板との界面に導入された窒素の濃度に等しいか、またはそれよりも高く、前記第1nチャネル型MISFETの第1ゲート絶縁膜と前記半導体基板との界面に導入された前記窒素の濃度は、前記第1pチャネル型MISFETの第1ゲート絶縁膜と前記半導体基板との界面に導入された窒素の濃度、および前記第2pチャネル型MISFETの第2ゲート絶縁膜と前記半導体基板との界面に導入された窒素の濃度よりも高いことを特徴とする半導体集積回路装置。
IPC (4件):
H01L 21/8238 ,  H01L 21/318 ,  H01L 27/092 ,  H01L 29/417
FI (3件):
H01L 21/318 C ,  H01L 27/08 321 D ,  H01L 29/50 M
Fターム (59件):
4M104BB01 ,  4M104BB18 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD04 ,  4M104DD08 ,  4M104DD17 ,  4M104DD37 ,  4M104DD43 ,  4M104DD65 ,  4M104DD82 ,  4M104DD91 ,  4M104EE03 ,  4M104EE09 ,  4M104EE16 ,  4M104EE17 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA05 ,  5F048AA07 ,  5F048AA09 ,  5F048AB03 ,  5F048AB06 ,  5F048AB07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BB17 ,  5F048BB18 ,  5F048BC05 ,  5F048BC06 ,  5F048BC20 ,  5F048BD04 ,  5F048BE01 ,  5F048BE03 ,  5F048BE04 ,  5F048BF07 ,  5F048BF11 ,  5F048BG13 ,  5F048BG14 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F058BA20 ,  5F058BC11 ,  5F058BF63 ,  5F058BF64 ,  5F058BH02 ,  5F058BH20 ,  5F058BJ01 ,  5F058BJ10
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る