特許
J-GLOBAL ID:200903077986335100 半導体装置およびその製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者: 代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2000-316964
公開番号(公開出願番号):特開2002-124579
出願日: 2000年10月17日
公開日(公表日): 2002年04月26日
要約:
【要約】【課題】 膜厚が薄いゲート絶縁膜を有するMISFETと膜厚が厚いゲート絶縁膜を有するMISFETとが混在する半導体装置において、膜厚が厚いゲート絶縁膜を有するMISFETのホットキャリヤ耐性を向上させる。【解決手段】 基板10の第1領域に厚い膜厚のゲート酸化膜(厚膜酸化膜)14を形成し、第2領域に薄い膜厚のゲート酸化膜(薄膜酸化膜)15を形成した後、これらのゲート酸化膜14、15に酸窒化処理を施す工程と、これらのゲート酸化膜14、15上にゲート電極1a〜1dを形成する工程と、ゲート電極1a〜1dを形成する工程の前または後に、厚い膜厚のゲート酸化膜(厚膜酸化膜)14と基板10との界面の少なくとも一部に、窒素または窒素原子を含むイオンを注入することによって、高酸窒化領域112を形成する工程とを有している。
請求項(抜粋):
第1ゲート絶縁膜を有する第1MISFETと、前記第1MISFETよりも膜厚が厚い第2ゲート絶縁膜を有する第2MISFETとを備えた半導体装置であって、前記第2ゲート絶縁膜と半導体基板との界面の少なくとも一部に、前記第1ゲート絶縁膜と前記半導体基板との界面に存在する量と比べ、膜厚の逆比で決まる量以上の窒素が含有されていることを特徴とする半導体装置。
IPC (6件):
H01L 21/8238
, H01L 27/092
, H01L 27/10 461
, H01L 27/108
, H01L 21/8242
, H01L 29/43
FI (5件):
H01L 27/10 461
, H01L 27/08 321 D
, H01L 27/08 321 K
, H01L 27/10 621 C
, H01L 29/62 G
Fターム (74件):
4M104AA01
, 4M104BB01
, 4M104BB18
, 4M104BB30
, 4M104BB36
, 4M104BB40
, 4M104CC05
, 4M104DD04
, 4M104DD26
, 4M104DD84
, 4M104EE03
, 4M104EE08
, 4M104EE09
, 4M104EE16
, 4M104EE17
, 4M104FF13
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG16
, 5F048AA05
, 5F048AA07
, 5F048AA09
, 5F048AB01
, 5F048AB03
, 5F048AC03
, 5F048BA01
, 5F048BB04
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB09
, 5F048BB10
, 5F048BB11
, 5F048BB12
, 5F048BB13
, 5F048BB16
, 5F048BC05
, 5F048BC06
, 5F048BD04
, 5F048BE03
, 5F048BF06
, 5F048BF07
, 5F048BF15
, 5F048BG14
, 5F048DA27
, 5F083AD24
, 5F083AD48
, 5F083GA11
, 5F083GA24
, 5F083GA27
, 5F083GA28
, 5F083JA05
, 5F083JA06
, 5F083JA32
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA17
, 5F083MA19
, 5F083MA20
, 5F083NA01
, 5F083PR03
, 5F083PR12
, 5F083PR15
, 5F083PR36
, 5F083PR43
, 5F083PR44
, 5F083PR45
, 5F083PR53
, 5F083PR54
, 5F083PR55
, 5F083ZA12
引用特許: 前のページに戻る