特許
J-GLOBAL ID：200903001254482562

半導体装置

発明者：
二宮 仁

二宮 仁 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-277562
公開番号（公開出願番号）：特開2006-093430
出願日： 2004年09月24日
公開日（公表日）： 2006年04月06日
要約：
【課題】 高耐圧および低オン抵抗のバランスに優れ、小型化が可能な半導体装置を提供する。【解決手段】 n+型半導体基板12と、n+型半導体基板12の表面に形成されるn型ドリフト領域14と、n型ドリフト領域14の表面に形成されるp型ベース領域18と、n型ドリフト領域14内において、p型ベース領域18に接するとともに、p型ベース領域18に対して垂直な方向に所定の深さに設けられる複数のp型コラム領域16と、各p型コラム領域16の深さ方向に沿った中心から等間隔離間して、p型ベース領域18を貫通してn型ドリフト領域14の一部に埋設されて設けられる複数のゲート電極20と、p型ベース領域18の表面に各ゲート電極20を挟んで設けられるn型ソース領域22と、n+型半導体基板12の裏面に接続するドレイン電極30と、n型ソース領域22に接続するソース電極28と含む。【選択図】 図1
請求項（抜粋）：
第一導電型半導体基板と、 前記第一導電型半導体基板の表面に形成される第一導電型ドリフト領域と、 前記第一導電型ドリフト領域の表面に形成される第二導電型ベース領域と、 前記第一導電型ドリフト領域内において、前記第二導電型ベース領域に接するとともに、当該第二導電型ベース領域に対して垂直な方向に所定の深さに設けられる複数の第二導電型コラム領域と、 前記各第二導電型コラム領域の深さ方向に沿った中心から等間隔離間して、前記第二導電型ベース領域を貫通して前記第一導電型ドリフト領域の一部に埋設されて設けられる複数のゲート電極と、 前記第二導電型ベース領域の表面に前記各ゲート電極を挟んで設けられる第一導電型ソース領域と、 前記第一導電型半導体基板の裏面に接続するドレイン電極と、 前記第一導電型ソース領域に接続するソース電極と 含み、 前記各第二導電型コラム領域の平面位置は各隣接するコラムの深さ方向に沿った中心が等間隔離間しており、 前記ゲート電極は前記第二導電型コラム領域の周囲をトレンチ状に形成され、 オフ時に前記ドレイン電極および前記ソース電極間に逆バイアス電圧を印加したときに前記ゲート電極により形成されるチャネル面が等価な面方位である構造を有することを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 29/12
FI (4件)：
H01L29/78 652H ,  H01L29/78 652C ,  H01L29/78 652T ,  H01L29/78 653A
引用特許：
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM