特許
J-GLOBAL ID:200903001457932261

TFTアレイ基板

発明者:
出願人/特許権者:
代理人 (1件): 大槻 聡
公報種別:公開公報
出願番号(国際出願番号):特願2004-113075
公開番号(公開出願番号):特開2005-302818
出願日: 2004年04月07日
公開日(公表日): 2005年10月27日
要約:
【課題】 TFTアレイ基板における半導体配線の耐静電気特性を改善し、TFTアレイ基板の製造歩留まりを向上させることを目的とする。【解決手段】 第1メタル層からなる多数のゲート配線11Lと、第2メタル層からなり、ゲート配線11Lに交差させて配置された多数のソース配線15Lと、半導体層からなるTFT半導体部14Tを有するTFT105と、上記半導体層からなり、ソース配線15L下に配置され、ソース配線15Lに沿って伸延させた半導体配線14Lと、上記半導体層からなり、これらの半導体配線14Lを連結する半導体連結部14Jとを備える。この半導体連結部14Jは、連結される半導体配線14Lとともに一連の半導体パターンとして形成される。【選択図】 図6
請求項(抜粋):
第1メタル層からなる多数のゲート配線と、 第2メタル層からなり、上記ゲート配線に交差させて配置された多数のソース配線と、 上記第1メタル層からなるゲート電極、上記第2メタル層からなるソース電極及びドレイン電極、並びに、上記第1メタル層及び上記第2メタル層間に形成される絶縁膜及び半導体層により構成されるTFTと、 上記半導体層からなり、上記ソース配線下に配置され、上記ソース配線に沿って伸延させた半導体配線と、 上記半導体層からなり、2以上の半導体配線とともに一連の半導体パターンを形成し、これらの半導体配線を連結する半導体連結部とを備えたことを特徴とするTFTアレイ基板。
IPC (4件):
H01L29/786 ,  G02F1/1343 ,  G02F1/1368 ,  H01L21/3205
FI (5件):
H01L29/78 612A ,  G02F1/1343 ,  G02F1/1368 ,  H01L29/78 612C ,  H01L21/88 Z
Fターム (75件):
2H092GA25 ,  2H092GA26 ,  2H092HA06 ,  2H092JA24 ,  2H092JA29 ,  2H092JB21 ,  2H092JB79 ,  2H092KA18 ,  2H092KB04 ,  2H092MA19 ,  2H092NA14 ,  5F033GG04 ,  5F033HH04 ,  5F033HH05 ,  5F033HH07 ,  5F033HH08 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH21 ,  5F033HH38 ,  5F033JJ38 ,  5F033KK08 ,  5F033KK17 ,  5F033KK20 ,  5F033MM05 ,  5F033MM21 ,  5F033PP12 ,  5F033PP15 ,  5F033PP19 ,  5F033QQ08 ,  5F033QQ11 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS15 ,  5F033UU03 ,  5F033VV06 ,  5F033VV10 ,  5F033VV15 ,  5F033XX00 ,  5F110AA22 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE43 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG45 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HM19 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ09
引用特許:
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る