特許
J-GLOBAL ID:200903001486766850

トレンチゲート型半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願2002-194335
公開番号(公開出願番号):特開2004-039838
出願日: 2002年07月03日
公開日(公表日): 2004年02月05日
要約:
【課題】寄生容量が小さいトレンチゲート型半導体装置を提供する。【解決手段】トレンチゲート型半導体装置において、第1導電型の第1半導体層101と、前記第1半導体層と隣接する第2導電型の第2半導体層103と、前記第2半導体層と隣接する前記第1導電型の第3半導体層104と、前記第3半導体層を貫き、前記第2半導体層に達する複数の絶縁ゲート105と、前記絶縁ゲートに接する第2導電型の第4半導体層111と、前記第3半導体層及び前記第4半導体層に電気的に接続する第1主電極109と、前記第1半導体層に電気的に接続する第2主電極100とを備え、第3半導体層115が抵抗を介して前記第1主電極に電気的に接続されている。【選択図】図1
請求項(抜粋):
半導体基板上に形成された第1導電型の第1半導体層と、前記第1半導体層と隣接する第2導電型の第2半導体層と、前記第2半導体層と隣接する第1導電型の第3半導体層と、前記第3半導体層の一主表面から前記第3半導体層を貫き、前記第2半導体層に達する複数の絶縁ゲートと、チャンネルに電気的に接続する第1主電極と、前記第1半導体層に電気的に接続する第2主電極とを備え、前記第3半導体層は前記複数の絶縁ゲートにより第1および第2の領域に区分され、第1の領域には前記チャンネルが形成され、第2の領域は、抵抗を介して前記第1主電極に電気的に接続されていることを特徴とするトレンチゲート型半導体装置。
IPC (1件):
H01L29/78
FI (5件):
H01L29/78 655A ,  H01L29/78 652A ,  H01L29/78 653A ,  H01L29/78 657A ,  H01L29/78 657E
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る