特許
J-GLOBAL ID：200903001759310200

半導体記憶装置およびその書込制御方法

発明者：
岡本 道太

岡本 道太 について

, 
濱崎 竜次

濱崎 竜次 について

, 
宮田 美行

宮田 美行 について


出願人/特許権者：
NECネッツエスアイ株式会社

NECネッツエスアイ株式会社 について


代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2007-016098
公開番号（公開出願番号）：特開2008-181456
出願日： 2007年01月26日
公開日（公表日）： 2008年08月07日
要約：
【課題】フラッシュメモリの寿命を効果的に延命する。【解決手段】コントローラ16により、上位装置2から書込要求されたデータを、フラッシュメモリ11に代えてRAM14へ当該ホスト書込アドレスごとに別個に書き込むとともに、当該ホスト書込アドレスと当該データのRAM書込アドレスとの対応関係をアドレステーブル15Aへ登録し、データをRAMに書き込む際、アドレステーブル15Aにおける当該ホスト書込アドレスに対応するRAM書込アドレスの登録なしに応じて、RAMの空き記憶エリアへデータを新規に書き込み、アドレステーブル15Aにおける当該ホスト書込アドレスに対応するRAM書込アドレスの登録ありに応じて、データで当該RAM書込アドレスのデータを書き換える。【選択図】 図1
請求項（抜粋）：
書換可能な不揮発性半導体記憶回路からなるフラッシュメモリと、前記フラッシュメモリに書き込むデータを一時的に記憶するRAMとを備え、上位装置から書込要求されたデータをRAMへ書き込むとともに、前記RAMに書き込んだデータを必要に応じてフラッシュメモリへ転送する半導体記憶装置であって、 前記RAMに書き込んだデータごとに、当該書込要求で指定されたホスト書込アドレスと前記RAM上のRAM書込アドレスとの対応関係をアドレステーブルで記憶する記憶部と、上位装置から書込要求されたデータを、前記フラッシュメモリに代えて前記RAMへ当該ホスト書込アドレスごとに別個に書き込むとともに、当該ホスト書込アドレスと当該データのRAM書込アドレスとの対応関係を前記アドレステーブルへ登録するコントローラとを備え、 前記コントローラは、前記データを前記RAMに書き込む際、前記アドレステーブルにおける当該ホスト書込アドレスに対応するRAM書込アドレスの登録なしに応じて、前記RAMの空き記憶エリアへ前記データを新規に書き込むRAM新規書込部と、前記データを前記RAMに書き込む際、前記アドレステーブルにおける当該ホスト書込アドレスに対応するRAM書込アドレスの登録ありに応じて、前記データで当該RAM書込アドレスのデータを書き換えるRAM書換部とを有する ことを特徴とする半導体記憶装置。
IPC (2件)：
G06F 12/16 ,  G06F 12/00
FI (3件)：
G06F12/16 310A ,  G06F12/00 560B ,  G06F12/00 597U
Fターム (12件)：
5B018GA04 ,  5B018HA23 ,  5B018HA24 ,  5B018MA22 ,  5B018MA23 ,  5B018NA01 ,  5B018NA06 ,  5B018QA15 ,  5B060AA06 ,  5B060AA13 ,  5B060AB27 ,  5B060CB01
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM