特許
J-GLOBAL ID:200903001780479029

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平7-055297
公開番号(公開出願番号):特開平8-250478
出願日: 1995年03月15日
公開日(公表日): 1996年09月27日
要約:
【要約】【目的】 安定した低いコンタクト抵抗を有する半導体装置の製造方法を提供する。【構成】 半導体基板11に積層した層間絶縁膜13に、半導体基板11の拡散層12へのコンタクトホール14を、レジストパターンをマスクとしてドライエッチングにより形成する第1工程と、この第1工程時に半導体基板11に形成されたダメージ層15をドライエッチングにより除去する第2工程とを含む半導体装置の製造方法であって、処理室内を1×10-3Torrより高真空度に排気した後、第2工程を行うことを特徴とする。エッチングに使用したガス元素やレジストを構成する元素が半導体基板11へ拡散侵入することを防止でき、安定して低抵抗のコンタクトを形成することができる。
請求項(抜粋):
半導体基板に積層した層間絶縁膜に、前記半導体基板の拡散層へのコンタクトホールを、レジストパターンをマスクとしてドライエッチングにより形成する第1工程と、この第1工程時に前記半導体基板に形成されたダメージ層をドライエッチングにより除去する第2工程とを含む半導体装置の製造方法であって、処理室内を1×10-3Torrより高真空度に排気した後、前記第2工程を行うことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/3065 ,  C23F 4/00 ,  H01L 21/203 ,  H01L 21/304 341 ,  H01L 21/768
FI (8件):
H01L 21/302 J ,  C23F 4/00 E ,  C23F 4/00 C ,  H01L 21/203 S ,  H01L 21/304 341 D ,  H01L 21/302 F ,  H01L 21/302 N ,  H01L 21/90 A
引用特許:
審査官引用 (3件)

前のページに戻る