特許

J-GLOBAL ID：200903001805225345

半導体装置の製造方法

発明者： 多田 吉秀 ,  中村 源志 ,  今井 正幸 ,  菱屋 晋吾 ,  菅原 卓也
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-130249
公開番号（公開出願番号）：特開2002-329721
出願日： 2001年04月26日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 リーク電流を低減し、フラットバンド電圧の絶対値の上昇を緩和し、また、ボロン抜けの現象を緩和することができるアニーリング方法を含む半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成した後、シリコン酸化膜をCVD法により窒化処理または酸窒化処理してCVD膜を形成するCVD膜形成工程と、CVD膜をオゾンガス雰囲気下でアニーリングするCVD膜アニーリング工程とを有する。半導体装置の製造装置10は、CVD膜形成手段と、CVD膜アニーリング手段とを有する。製造装置10は、棚段状のウエハポート18に複数のシリコン基板20が配置され、プロセスガス供給管24から反応管12の上方に向けてプロセスガスが供給される。

請求項（抜粋）：

シリコン基板上にシリコン酸化膜またはシリコン酸窒化膜からなる第1の膜を形成する工程と、該第1の膜上にシリコン窒化膜またはシリコン酸窒化膜からなる第2の膜を形成する工程と、該第2の膜をオゾンガス雰囲気下でアニーリングする工程とを有することを特徴とする半導体装置の製造方法。

FI (2件)：

H01L 21/318 M ,  H01L 21/318 C

Fターム (12件)：

5F058BA01 ,  5F058BD02 ,  5F058BD04 ,  5F058BD09 ,  5F058BD15 ,  5F058BF02 ,  5F058BF55 ,  5F058BH03 ,  5F058BH04 ,  5F058BH05 ,  5F058BH16 ,  5F058BJ02

引用特許：

審査官引用 (4件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-022340   出願人：三星電子株式会社
• 特開昭59-154030
  
• SiNx/PSG積層構造の形成方法
  公報種別：公開公報   出願番号：特願平7-296256   出願人：ソニー株式会社
• 半導体トランジスタの製造方法
  公報種別：公開公報   出願番号：特願2000-096451   出願人：株式会社東芝