特許
J-GLOBAL ID：200903001844159600
IEEE1394インタフェース及びその制御方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-011742
公開番号（公開出願番号）：特開平11-215158
出願日： 1998年01月23日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 物理層半導体チップとリンク層半導体チップをAC接続したときに安定した動作を行うことができるIEEE1394インタフェース又はその制御方法を提供することを課題とする。【解決手段】 2つの電圧状態とハイインピーダンス状態との3状態を出力端子から出力可能なトライステート回路(4a,4b,4c)と、リンク層の電源がオフの期間(LinkPwr)又は物理層の電源オンリセットの期間(PupReset)にトライステート回路の出力をハイインピーダンス状態に制御する制御回路(4)とを有する。
請求項（抜粋）：
2つの電圧状態とハイインピーダンス状態との3状態を出力端子から出力可能なトライステート回路と、リンク層の電源がオフの期間又は物理層の電源オンリセットの期間に前記トライステート回路の出力をハイインピーダンス状態に制御する制御回路とを有するIEEE1394インタフェース。
引用特許：
前のページに戻る
