特許
J-GLOBAL ID：200903001861521186

多層セラミック基板およびその製造方法

発明者：
齊藤 隆一

齊藤 隆一 について

, 
勝村 英則

勝村 英則 について

, 
加賀田 博司

加賀田 博司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2002-306165
公開番号（公開出願番号）：特開2003-204168
出願日： 2002年10月21日
公開日（公表日）： 2003年07月18日
要約：
【要約】【課題】 十分な平坦性と、高い寸法精度を有し、焼成後の電極近傍に欠陥が生じない多層セラミック基板およびその製造方法を提供する。【解決手段】ガラスセラミック6と、ガラスセラミック6の内部および少なくとも一つの主面表面上に形成された配線パターン2、4と、所定の配線パターン2、4どうしを接続するビア導体3とを備えた多層セラミック基板において、ビア導体3は、Ag、Au、PtおよびPdの内の少なくとも一種類を主成分とする導電性材料と、さらにMo化合物またはMo金属を前記導電性材料100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有している。
請求項（抜粋）：
ガラスセラミックと、前記ガラスセラミックの内部および少なくとも一つの主面表面上に形成された配線パターンと、所定の前記配線パターンどうしを接続するビア導体とを備えた多層セラミック基板において、前記ビア導体は、Ag、Au、PtおよびPdの内の少なくとも一種類を主成分とする導電性材料と、さらにMo化合物またはMo金属を前記導電性材料100重量部に対し、Mo金属に換算して0.05重量部以上10重量部以下の範囲で含有していることを特徴とする多層セラミック基板。
IPC (3件)：
H05K 3/46 ,  H05K 1/09 ,  H05K 1/11
FI (6件)：
H05K 3/46 S ,  H05K 3/46 H ,  H05K 3/46 N ,  H05K 3/46 T ,  H05K 1/09 B ,  H05K 1/11 N
Fターム (42件)：
4E351AA07 ,  4E351AA19 ,  4E351BB01 ,  4E351BB31 ,  4E351BB49 ,  4E351CC12 ,  4E351DD05 ,  4E351DD06 ,  4E351DD17 ,  4E351DD20 ,  4E351DD21 ,  4E351GG01 ,  5E317AA24 ,  5E317BB13 ,  5E317BB14 ,  5E317BB17 ,  5E317CC25 ,  5E317CD27 ,  5E317CD32 ,  5E317GG05 ,  5E317GG14 ,  5E346AA05 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA32 ,  5E346AA43 ,  5E346AA51 ,  5E346CC16 ,  5E346CC18 ,  5E346CC35 ,  5E346CC38 ,  5E346CC39 ,  5E346DD34 ,  5E346EE24 ,  5E346EE27 ,  5E346EE28 ,  5E346FF18 ,  5E346GG06 ,  5E346GG09 ,  5E346HH11 ,  5E346HH26
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM