特許
J-GLOBAL ID:200903002147221370
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
桂木 雄二
公報種別:公開公報
出願番号(国際出願番号):特願平10-330301
公開番号(公開出願番号):特開2000-156408
出願日: 1998年11月20日
公開日(公表日): 2000年06月06日
要約:
【要約】【課題】 裏面電極を外部端子に接続できないパッケージにおいても、半導体支持基板の電位を固定し半導体素子の誤動作を防止できるSOI構造を有する半導体装置及びその製造方法を提供する。【解決手段】 絶縁酸化膜2及びSOI層3を貫通して半導体支持基板1に達する開孔5を形成し、開孔5をP型ポリシリコンで埋め込んで導電体層7を形成する。SOI層3上の絶縁層酸化膜8に開孔9を形成し、開孔9を電極10で埋めて導電体層7に電気的に接続させる。この構成により、表面に形成された電極10により半導体支持基板1の電位を固定することがでる。
請求項(抜粋):
一導電型の半導体支持基板上に第1絶縁層を介して半導体層が形成されたSOI(Silicon On Insulator)構造を有する半導体装置において、前記半導体層及び前記第1絶縁層を貫通して前記半導体支持基板と接続した導電体層と、前記半導体層上に形成された第2絶縁層と、前記第2絶縁層を貫通して前記導電体層と接続した前記半導体支持基板の電位を固定するための基板電位固定用電極と、からなることを特徴とする半導体装置。
IPC (2件):
FI (2件):
H01L 21/90 D
, H01L 27/12 C
Fターム (7件):
5F033HH08
, 5F033JJ04
, 5F033KK01
, 5F033NN05
, 5F033QQ10
, 5F033RR04
, 5F033XX23
引用特許:
審査官引用 (12件)
-
特開平4-280456
-
特開平4-343265
-
特開平3-272142
-
特開平4-343265
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平3-178600
出願人:富士通株式会社
-
特開平4-280456
-
半導体装置
公報種別:公開公報
出願番号:特願平10-163174
出願人:関西日本電気株式会社
-
特開平4-343265
-
特開平3-272142
-
特開平4-280456
-
特開平4-280456
-
特開平4-343265
全件表示
前のページに戻る