特許
J-GLOBAL ID：200903010141009746
半導体装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平10-163174
公開番号（公開出願番号）：特開平11-354631
出願日： 1998年06月11日
公開日（公表日）： 1999年12月24日
要約：
【要約】【課題】 SOI基板の半導体支持基板の表面電位を表面で固定することにより裏面電極による固定での欠点を解消する。【解決手段】 半導体支持基板21上にシリコン酸化膜23を介して半導体層22を設けてSOI基板を構成する。半導体層22の素子形成領域100から絶縁層29により絶縁分離された基板電位取出し領域200にシリコン酸化膜23を貫通し半導体支持基板21に達する導電層32を設け、この導電層32上に電気的接続した基板電位固定電極28を、素子形成領域100に設けたダイオードのアノード電極27と同電位に接続している。
請求項（抜粋）：
導電性支持基板上に絶縁膜を介して設けた半導体層の絶縁分離層に取囲まれた素子形成領域に素子を形成した半導体装置において、前記導電性支持基板の表面電位を固定する基板電位固定電極を前記素子形成領域から絶縁分離された前記半導体層の基板電位取出し領域上に設けたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/762
, H01L 27/12
, H01L 29/786
, H01L 29/861
H01L 21/76 D
, H01L 27/12
, H01L 29/78 621
, H01L 29/91 D
