特許
J-GLOBAL ID:200903002149780791
半導体装置の製造方法、半導体装置、電気光学装置および電子機器
発明者:
,
出願人/特許権者:
代理人 (3件):
稲葉 良幸
, 田中 克郎
, 大賀 眞司
公報種別:公開公報
出願番号(国際出願番号):特願2005-275539
公開番号(公開出願番号):特開2007-088234
出願日: 2005年09月22日
公開日(公表日): 2007年04月05日
要約:
【課題】 薄膜トランジスタを形成するための結晶成長の起点となる微細孔の良否を確認でき、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認できる半導体装置の製造方法を提供する。【解決手段】 基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程において、基板の素子形成領域に、所定の大きさ(孔径0.8μm)で所定の間隔(5μm)の複数の孔(凹部)123を形成し、テストパターン形成領域Bに、所定の大きさの複数の孔123と、所定の大きさとは異なる大きさの複数の孔123a(孔径0.7μm)、123b(孔径0.9μm)と、所定間隔とは異なる間隔(4μm、6μm)の複数の孔を形成し、かかる起点部(孔)からのシリコン結晶粒の成長により結晶成長の起点となる微細孔の良否を確認し、また、所望の大きさのシリコン結晶粒が形成されたか否かを確認する。【選択図】図3
請求項(抜粋):
少なくとも一方の表面が絶縁性の基板に半導体膜を用いて薄膜トランジスタを形成する半導体装置の製造方法であって、
前記基板上に半導体膜の結晶化の際の起点となるべき起点部を複数形成する起点部形成工程と、
前記起点部が形成された前記基板上に半導体膜を形成する半導体膜形成工程と、
前記半導体膜に熱処理を行い、前記起点部を略中心とする略単結晶粒を形成する熱処理工程と、
前記半導体膜をパターニングし、ソース領域、ドレイン領域及びチャネル形成領域となるべきトランジスタ領域を形成するパターニング工程と、
前記トランジスタ領域上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタを形成する素子形成工程と、を含み、
前記起点部形成工程では、大きさの異なる複数の起点部を同一基板上に形成する半導体装置の製造方法。
IPC (4件):
H01L 29/786
, H01L 21/336
, H01L 21/20
, G02F 1/136
FI (4件):
H01L29/78 626C
, H01L29/78 627G
, H01L21/20
, G02F1/1368
Fターム (70件):
2H092JA24
, 2H092KA03
, 2H092KA04
, 2H092KA05
, 2H092KA18
, 2H092KB04
, 2H092KB13
, 2H092MA05
, 2H092MA08
, 2H092MA12
, 2H092MA30
, 2H092NA21
, 5F110AA01
, 5F110AA16
, 5F110AA24
, 5F110AA28
, 5F110AA30
, 5F110BB01
, 5F110CC02
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD17
, 5F110DD25
, 5F110EE03
, 5F110EE04
, 5F110EE44
, 5F110FF02
, 5F110FF30
, 5F110FF31
, 5F110GG02
, 5F110GG13
, 5F110GG16
, 5F110GG25
, 5F110GG45
, 5F110GG47
, 5F110HJ01
, 5F110HJ13
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL23
, 5F110HM02
, 5F110HM12
, 5F110NN04
, 5F110NN23
, 5F110PP03
, 5F110PP04
, 5F110PP10
, 5F110PP23
, 5F110PP35
, 5F110PP36
, 5F110QQ11
, 5F152AA06
, 5F152BB02
, 5F152CC02
, 5F152CD13
, 5F152CD14
, 5F152CD25
, 5F152CE13
, 5F152CE14
, 5F152CE23
, 5F152CE24
, 5F152CE28
, 5F152CE44
, 5F152FF03
, 5F152FF28
, 5F152FF39
, 5F152FG04
, 5F152FG18
引用特許:
前のページに戻る