特許
J-GLOBAL ID：200903002175646467
センシングノード用プリチャージ電圧を選択的に変更する機能を有するフラッシュメモリ装置及びその読出し動作方法
発明者：
出願人/特許権者：
代理人 (2件)：
長谷 照一
, 神谷 牧
公報種別：公開公報
出願番号（国際出願番号）：特願2006-310739
公開番号（公開出願番号）：特開2007-265594
出願日： 2006年11月16日
公開日（公表日）： 2007年10月11日
要約：
【課題】フラッシュメモリ装置において、センシングライン相互間の信号干渉を減少させることにより、読出し動作におけるセンシング誤りを減らす。【解決手段】フラッシュメモリ装置は、メモリセルアレイと、プリチャージ電圧発生器と、複数のページバッファとを備えてなる。メモリセルアレイは、複数のワードラインと、複数のビットラインをそれぞれ共有する複数のメモリセルを含む。プリチャージ電圧発生器は、選択制御信号に応答して、第1電圧及び第2電圧のいずれか一つをプリチャージ電圧として出力する。複数のページバッファは、複数のビットラインの少なくとも一対のビットラインごとに一つずつ連結され、プリチャージ制御信号に応答してセンシングラインをプリチャージ電圧でそれぞれプリチャージする。読出し動作時には、センシングノード用プリチャージ電圧を選択的に変更する。【選択図】図2
請求項（抜粋）：
複数のワードラインと複数のビットラインをそれぞれ共有する複数のメモリセルを含むメモリセルアレイと、
選択制御信号に応答して、第1電圧及び第2電圧のいずれか一つをプリチャージ電圧として出力するプリチャージ電圧発生器と、
上記複数のビットラインの少なくとも一対のビットラインごとに一つずつ連結され、プリチャージ制御信号に応答してセンシングラインを上記プリチャージ電圧でそれぞれプリチャージする複数のページバッファとを備えてなり、
上記フラッシュメモリ装置の検証読出し動作またはノーマル読出し動作時に、上記複数のページバッファのそれぞれは、上記少なくとも一対のビットラインのうちの一つを通して上記複数のメモリセルのうちの一つから上記センシングラインのうちの一つに伝達される読出しデータをセンシングする
フラッシュメモリ装置。
IPC (3件)：
G11C 16/06
, G11C 16/02
, G11C 16/04
G11C17/00 634B
, G11C17/00 634G
, G11C17/00 613
, G11C17/00 622E
5B125BA01
, 5B125CA15
, 5B125CA30
, 5B125DA03
, 5B125DB08
, 5B125DC08
, 5B125EA05
, 5B125EC09
, 5B125ED09
, 5B125EE12
, 5B125EE19
, 5B125EG02
, 5B125EG18
, 5B125FA02
