特許
J-GLOBAL ID：200903002347471338

ヒステリシス回路

発明者：
北川 昌宏

北川 昌宏 について

, 
永田 淳一

永田 淳一 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2001-007674
公開番号（公開出願番号）：特開2002-217693
出願日： 2001年01月16日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】 回路を構成する素子数が少なく、無信号入力時における回路電流(暗電流)を遮断する。【解決手段】 入力電圧Vinが0Vの時、トランジスタQ11〜Q14は全てオフ状態となり、出力電圧Vcが0Vになるとともに電源線14から電源線15に流れる電流が0となる。入力電圧Vinが上昇すると、トランジスタQ12がオンとなり分圧回路18の分圧比は抵抗R12、R13により決まる。トランジスタQ13がオンすると、抵抗R16の電圧降下によりトランジスタQ14がオンとなり出力電圧VcがVBとなる。同時に、トランジスタQ11がオン、トランジスタQ12がオフとなり、分圧回路18の分圧比は抵抗R12、R13、R14により決まる。
請求項（抜粋）：
入力端子と第1の電源線との間に与えられる入力電圧を分圧比設定信号に応じた分圧比により分圧して出力する分圧回路と、この分圧回路から出力される分圧電圧をオン制御電圧としてオンオフ動作する第1のトランジスタと、第2の電源線と出力端子との間に接続され、前記第1のトランジスタの出力電圧に基づいて前記第1のトランジスタと同じオンオフ状態となるように動作するスイッチ回路と、前記出力端子と前記第1の電源線との間に接続されたインピーダンス回路と、前記出力端子の電圧が前記分圧電圧に対し正帰還されるように前記分圧比設定信号を生成する帰還回路とを備えて構成されていることを特徴とするヒステリシス回路。
Fターム (7件)：
5J039DA02 ,  5J039DA08 ,  5J039DB08 ,  5J039KK16 ,  5J039LL01 ,  5J039MM04 ,  5J039MM16
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM