特許

J-GLOBAL ID：200903002393943112

薄膜トランジスタ表示板の製造方法

発明者： 崔 泰 榮
出願人/特許権者： 三星電子株式会社
代理人 (2件)： 小野 由己男 ,  稲積 朋子
公報種別：公開公報
出願番号（国際出願番号）：特願2006-086916
公開番号（公開出願番号）：特開2006-279049
出願日： 2006年03月28日
公開日（公表日）： 2006年10月12日
要約：

【課題】プラスチック基板の熱膨張による整列誤差を最小化する。【解決手段】第1間隔Lを有する複数のゲート電極を含むゲート線121を、熱膨張率を有する基板上に形成する段階;ゲート線121上にゲート絶縁膜140及び半導体層150,160を形成する段階;半導体層150,160を第1間隔Lと異なる第2間隔L+αを有する半導体用マスクでパターニングし、複数の半導体部材154,164を形成する段階、半導体部材154,164及びゲート絶縁膜140上にソース電極を含むデータ線171及びソース電極と対向するドレイン電極175を形成する段階;ドレイン電極と接続されている画素電極を形成する段階;を含む。【選択図】図12C

請求項（抜粋）：

第1間隔を有する複数のゲート電極を含むゲート線を、熱膨張率を有する基板上に形成する段階と、 前記ゲート線上にゲート絶縁膜及び半導体層を形成する段階と、 前記半導体層を前記第1間隔と異なる第2間隔を有する半導体用マスクでパターニングし、複数の半導体部材を形成する段階と、 前記半導体部材及びゲート絶縁膜上にソース電極を含むデータ線及び前記ソース電極と対向するドレイン電極を形成する段階と、 前記ドレイン電極と接続されている画素電極を形成する段階と、 を含む薄膜トランジスタ表示板の製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/786 ,  G02F 1/136

FI (3件)：

H01L29/78 612D ,  G02F1/1368 ,  H01L29/78 626C

Fターム (45件)：

2H092GA11 ,  2H092GA31 ,  2H092JA24 ,  2H092JA28 ,  2H092JA37 ,  2H092JA41 ,  2H092JB57 ,  2H092KB24 ,  2H092NA11 ,  2H092NA27 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD01 ,  5F110DD13 ,  5F110DD14 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE23 ,  5F110FF02 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG22 ,  5F110GG24 ,  5F110GG35 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK07 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK33 ,  5F110HM03 ,  5F110NN01 ,  5F110NN03 ,  5F110NN24 ,  5F110NN27 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ01 ,  5F110QQ09

引用特許：

審査官引用 (2件)

• 平面表示装置用アレイ基板の製造方法
  公報種別：公開公報   出願番号：特願2000-085103   出願人：株式会社東芝
• パターン形成方法
  公報種別：公開公報   出願番号：特願2003-200005   出願人：株式会社リコー