不揮発性半導体記憶装置

発明者： , ,
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公開公報
出願番号（国際出願番号）：特願2005-130939
公開番号（公開出願番号）：特開2006-309870
出願日： 2005年04月28日
公開日（公表日）： 2006年11月09日
要約：

【課題】従来のグローバルビット線GBL間チャージシェア方式よりも優れた信頼性、書込制御性および書込速度を有する低消費電力の不揮発性半導体記憶装置を提供する。【解決手段】このAG-AND型フラッシュメモリでは、メモリアレイMAを複数のサブブロックSBに分割し、各サブブロックSBに対応した新しいメインビット線MBLを割当て、メインビット線MBLはスイッチを介して上位階層のグローバルビット線GBLに選択的に接続される階層ビット線構成を採用し、2本のメインビット線MBL間のチャージシェア書込を行なう。したがって、フラッシュメモリへのデータ書込を低消費電力で行なえるとともに高精度でしきい値電圧VTHCを制御することができる。【選択図】図7

請求項（抜粋）：

メモリアレイ部を備え、前記メモリアレイ部は複数のサブブロックから構成され、各サブブロックは、複数のワード線と、ワード線と交差する方向に延びる複数のローカルビット線と、ワード線とローカルビット線の各交点に対応して配置され、しきい値電圧の変化によって情報を記憶するメモリセルから構成され、前記メモリアレイ部は、さらに、各サブブロック毎に設けられる複数のメインビット線と、前記複数のサブブロックに共通して設けられる複数のグローバルビット線を有し、各メインビット線は、対応のサブブロック内の1つのローカルビット線と選択的に接続可能であり、各グローバルビット線は、対応する複数のメインビット線のうちの1つのメインビット線と選択的に接続可能であり、さらに、各メインビット線の電圧をグローバルビット線の電圧と独立に制御する電圧制御回路を備える、不揮発性半導体記憶装置。

IPC (3件)：

G11C 16/06 , G11C 16/02 , G11C 16/04

FI (5件)：

G11C17/00 634Z , G11C17/00 611G , G11C17/00 613 , G11C17/00 623Z , G11C17/00 634G

Fターム (14件)：

5B125BA02 , 5B125BA07 , 5B125BA09 , 5B125CA01 , 5B125CA04 , 5B125CA11 , 5B125CA20 , 5B125DA01 , 5B125DB01 , 5B125EA07 , 5B125EB01 , 5B125EB02 , 5B125ED02 , 5B125FA02

引用特許：

審査官引用 (4件)

不揮発性半導体記憶装置およびその読み出し方法
公報種別：公開公報出願番号：特願平11-355096 出願人：ソニー株式会社
半導体集積回路
公報種別：公開公報出願番号：特願2000-083246 出願人：株式会社日立製作所
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2000-295268 出願人：株式会社東芝

全件表示

前のページに戻る