特許
J-GLOBAL ID：200903098232174612

不揮発性半導体記憶装置

発明者：
新林 幸司

新林 幸司 について

, 
古山 孝昭

古山 孝昭 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 山中 郁生 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-262882
公開番号（公開出願番号）：特開2003-077282
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】 読み出し動作において、記憶セル情報の読み出し経路における寄生素子成分の影響を排除した新規なメモリコア部の構成と、この構成に伴う新規なセンス手段を備えて高速センスが可能な不揮発性半導体記憶装置を提供すること【解決手段】 メモリコア部Aでは、選択された記憶セルがローカルビット線を介してグローバルビット線に選択され、隣接するグローバルビット線が非選択セクタ内のローカルビット線に接続される。コラム選択部Bでは、1対のグローバルビット線を1対のデータバス線に接続する。1対のデータバス線には、記憶セルからの経路上の寄生容量と同等の負荷を備えリファレンス側にリファレンス電流を流すロード部Cが接続され、記憶セル情報の電流とリファレンス電流とが電流比較部Dで比較されて差電流を出力する。隣接する1対の電流経路により経路負荷が同等になりノイズの影響も相殺されて、高速読み出しが可能となる。
請求項（抜粋）：
複数の不揮発性記憶セルが接続されている、複数のローカルディジット線と、所定数の前記ローカルディジット線毎に備えられ、該ローカルディジット線が択一的に接続されるグローバルディジット線とを備える不揮発性半導体記憶装置において、記憶セル情報の読み出しの際、前記グローバルディジット線は、選択される前記不揮発性記憶セルが接続されている第1ローカルディジット線に接続される第1グローバルディジット線と、選択される前記不揮発性記憶セルが接続されず、非選択の前記不揮発性記憶セルのみが接続されている第2ローカルディジット線に接続される、前記第1グローバルディジット線と隣接する第2グローバルディジット線とを含み、前記第1及び第2グローバルディジット線を1対として、前記記憶セル情報の読み出しを行うことを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
G11C 16/06 ,  G11C 16/04
FI (4件)：
G11C 17/00 634 Z ,  G11C 17/00 634 E ,  G11C 17/00 636 B ,  G11C 17/00 624
Fターム (10件)：
5B025AA04 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD07 ,  5B025AD09 ,  5B025AD12 ,  5B025AD13 ,  5B025AE05 ,  5B025AE08
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM