特許
J-GLOBAL ID：200903002437012782

半導体装置及びその製造方法

発明者：
原川 秀明

原川 秀明 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平8-081145
公開番号（公開出願番号）：特開平9-275136
出願日： 1996年04月03日
公開日（公表日）： 1997年10月21日
要約：
【要約】【課題】上部配線と下部素子とを接続するプラグにおけるボイドの発生防止【解決手段】 第一のAl膜1a上に層間絶縁膜2 を堆積し、第一のAl膜1aとコンタクトするコンタクト孔を開け、順にTiW 膜3 、W 膜4 を堆積した後、層絶縁膜2上のTiW 膜3 、W 膜4 をエッチングし、下層から順にTiN 膜5 、第二のAl膜1bを堆積する。その後、所定形状のマスクに従い、第二のAl膜1b及びTiN 膜5 をCl系ガスを用いたRIE で除去する。マスクがプラグ上部からずれた場合においても、TiW 膜3 /TiN 膜5 の選択比が約0.2 の為、プラグ内のTiW 膜3 のエッチングを抑止し、続いて絶縁膜を形成した後のボイドの発生を防止でき、配線の寿命及び信頼性を向上させることができる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成された第一の配線と、前記第一の配線上に形成された絶縁膜と、前記絶縁膜上に形成された第二の配線と、前記絶縁膜に設けられたコンタクト内に形成され、前記第一の配線と前記第二の配線とを電気的に接続する導電性プラグとを備え、前記導電性プラグは、前記コンタクト孔側面及び底面に形成された第一のバリヤメタル膜と、この第一のバリヤメタル膜と接し前記コンタクト孔に埋め込まれている第一の金属膜とからなり、前記第二の配線は、前記第一のバリヤメタル膜と前記第一の金属膜とに接触している第二のバリヤメタル膜と、この第二のバリアメタル膜上に形成された第二の金属膜とからなり、前記第二のバリヤメタル膜をエッチングするエッチャントに対する、この第二のバリヤメタル膜のエッチングレートは、前記第一のバリヤメタル膜の前記エッチャントに対するエッチングレートより大きいことを特徴とする半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/3065
FI (2件)：
H01L 21/90 A ,  H01L 21/302 J
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM