特許
J-GLOBAL ID：200903002475323015

トランスミッション・ゲート回路

発明者：
茂 原 宏

茂 原 宏 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-123554
公開番号（公開出願番号）：特開平11-317657
出願日： 1998年05月06日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】 バスラインから、動作停止状態のトランスミッション・ゲート回路内の寄生ダイオードを介して基板側に不要な電流が流れていた。【解決手段】 回路101において電源端子10が接地されて動作停止状態にある場合であって、回路3によりバスラインBLに高電位が転送されたとき、トランジスタP1のソース、バックゲートNw、トランジスタP2を介してノード100に高電位が伝達されるが、NAND回路NA1からは常時ノード100に等しいレベルの制御信号VGPが出力されてトランジスタP1のゲートに与えられてオフするので、端子Bから端子A、あるいは端子BからバックゲートNwへの電流経路が遮断されて、無駄な電流の消費が防止される。
請求項（抜粋）：
電源端子に電源電圧と、接地電位又は略接地電位となるオープン端子電位とを切り換えて供給するスイッチと、第1の端子と第2の端子との間に一方の端子と他方の端子とをそれぞれ接続され、ゲートに第1の制御信号を入力されるPチャネル型の第1のMOSトランジスタと、前記電源端子に電源電圧が供給されかつ前記第1のトランジスタが導通であるとき、この第1のトランジスタのソースとバックゲートとの間に一方の端子と他方の端子とをそれぞれ接続され、ソースとバックゲートとを短絡するゲートに第1の制御信号を入力される短絡用のPチャネル型の第2のMOSトランジスタと、前記電源端子に電源電圧が供給されかつ前記第1のトランジスタが非導通であるとき、この第1のトランジスタのバックゲートを電源端子に接続するために、一端が前記第1のトランジスタのバックゲートに接続され、他端とバックゲートが第1のノードに接続されゲートに第2の制御信号を入力される電源端子接続用のPチャネル型の第3のMOSトランジスタとを含むボディ効果補償回路と、前記第1のノードにカソードが接続され前記電源端子にアノードが接続されたダイオードと、前記第1のノードに接続され、第3の制御信号が入力され、前記スイッチの切リ替え状態に応じて前記第1のノードの電位又は接地電位を前記第1の制御信号として出力する第1の制御回路と、前記第1のノードまたは前記電源端子に接続され、前記第1の制御信号に応じて、前記第1のノードの電位または前記電源端子の電位と、接地電位を前記第2の制御信号として出力する第2の制御回路とを備えたことを特徴とするトランスミション・ゲート回路。
IPC (3件)：
H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092
FI (2件)：
H03K 19/00 101 M ,  H01L 27/08 321 L
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM