特許

J-GLOBAL ID：200903002664193793

半導体記憶装置

発明者： 橋本 洋明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-215920
公開番号（公開出願番号）：特開平11-045598
出願日： 1997年07月25日
公開日（公表日）： 1999年02月16日
要約：

【要約】【課題】可変である行選択回路を有しBT試験に要する電源電圧まで昇圧し、BT選別工程に要する時間を短縮する半導体記憶装置の提供。【解決手段】複数のワード線を同時にBT試験に必要な電源電圧まで検知回路をもった昇圧回路が駆動するワード線昇圧回路を有し、行選択回路が通常時とテスト時で異なる選択のされ方をし、テスト時には、通常時よりも多数のワード線が選択され、これらが昇圧駆動されることで、初期不良を検出することができる構成とされている。

請求項（抜粋）：

複数のワード線とこれらワード線と絶縁された複数のデータ線との交差位置にメモリセルが配置されてなるメモリセルアレイと、バーンインテスト時に複数のワード線を同時にバーンインテスト試験に必要な電源電圧にまで昇圧回路により昇圧駆動するワード線昇圧回路を有し、行選択回路は、テスト時には、通常時よりも多数のワード線を選択し、前記昇圧回路の出力を検知する検知回路を備えたことを特徴とする半導体記憶装置。

IPC (4件)：

G11C 29/00 671 ,  G01R 31/28 ,  G11C 11/407 ,  G11C 11/401

FI (4件)：

G11C 29/00 671 F ,  G01R 31/28 B ,  G11C 11/34 354 D ,  G11C 11/34 371 A

引用特許：

審査官引用 (3件)

• 昇圧回路
  公報種別：公開公報   出願番号：特願平9-104823   出願人：株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-017858   出願人：株式会社東芝
• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-262323   出願人：日本電気株式会社