特許

J-GLOBAL ID：200903002716793115

半導体装置およびその製造方法

発明者： 鞆谷 幹 ,  芦田 ▲裕▼
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-048081
公開番号（公開出願番号）：特開平11-251535
出願日： 1998年02月27日
公開日（公表日）： 1999年09月17日
要約：

【要約】【課題】 強誘電体キャパシタを有する半導体装置において、強誘電体膜の電気特性の劣化を回復する。【解決手段】 強誘電体キャパシタを構成する強誘電体膜中に含まれる水素の量を、熱処理により制御する。

請求項（抜粋）：

基板と、前記基板上に形成され、下側電極と、前記下側電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上側電極とよりなるキャパシタと、前記基板上に、前記キャパシタを埋めるように形成されたCVD層間絶縁膜とを含む半導体装置において、前記強誘電体膜が、水素を約1.5×1020cm-3以下の濃度で含むことを特徴とする半導体装置。

IPC (8件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371

引用特許：

審査官引用 (3件)

• 強誘電体膜を有する不揮発性半導体記憶装置及び強誘電体膜を有するキャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願平8-133030   出願人：株式会社東芝
• 強誘電性メモリ回路の形成方法及び強誘電性コンデンサの形成方法
  公報種別：公開公報   出願番号：特願平5-035838   出願人：ラムトロン・インターナショナル・コーポレーション
• 薄膜型容量素子、半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-138689   出願人：松下電子工業株式会社