特許
J-GLOBAL ID:200903002718033509

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 酒井 宏明
公報種別:再公表公報
出願番号(国際出願番号):JP2005019141
公開番号(公開出願番号):WO2006-046442
出願日: 2005年10月18日
公開日(公表日): 2006年05月04日
要約:
トレンチ型素子分離による素子分離が確実に行われ、且つ隣接する素子の電位の他のノードへ影響を効果的に防止可能な半導体装置を歩留まり良く製造するために、基板上に第1層を形成する工程と、第1層と基板とをエッチングしてトレンチを形成する工程と、トレンチの内壁を熱酸化する工程と、トレンチ内を含む基板上に該トレンチのトレンチ幅の1/2以上の膜厚の第1の導電性膜を堆積する工程と、第1層上の第1の導電性膜をCMP法により除去してトレンチ内にのみ第1の導電性膜を残留させる工程と、トレンチ内の第1の導電性膜を異方性エッチングして該導電性膜の高さを基板の表面高さよりも低く調整する工程と、第1の導電性膜上にCVD法により絶縁膜を堆積してトレンチ内における第1の導電性膜の上部を埋め込む工程と、絶縁膜をCMP法により平坦化する工程と、第1層を除去する工程と、を行う。
請求項(抜粋):
半導体基板上にトレンチ型の素子分離を形成する半導体装置の製造方法であって、 前記基板上に第1層を形成する第1層形成工程と、 前記第1層と基板とをエッチングしてトレンチを形成するトレンチ形成工程と、 前記トレンチの内壁を熱酸化する熱酸化工程と、 前記トレンチ内を含む前記半導体基板上に該トレンチのトレンチ幅の1/2以上の膜厚の第1の導電性膜を堆積する導電性膜堆積工程と、 前記第1層上の第1の導電性膜をCMP法により除去して前記トレンチ内にのみ前記第1の導電性膜を残留させる導電性膜除去工程と、 前記トレンチ内の前記第1の導電性膜を異方性エッチングして該導電性膜の高さを前記基板の表面高さよりも低く調整する調整工程と、 前記第1の導電性膜上にCVD法により絶縁膜を堆積して前記トレンチ内における前記第1の導電性膜の上部を埋め込む絶縁膜堆積工程と、 前記絶縁膜をCMP法により平坦化する平坦化工程と、 前記第1層を除去する除去工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (9件):
H01L 21/76 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 27/08 ,  H01L 27/088 ,  H01L 29/78 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/768
FI (8件):
H01L21/76 L ,  H01L27/08 321E ,  H01L27/08 331A ,  H01L27/08 102B ,  H01L29/78 301R ,  H01L29/58 G ,  H01L27/08 331G ,  H01L21/90 A
Fターム (95件):
4M104AA01 ,  4M104BB01 ,  4M104BB18 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032AA47 ,  5F032AA54 ,  5F032AA69 ,  5F032AA70 ,  5F032AA76 ,  5F032AA77 ,  5F032AA79 ,  5F032BA02 ,  5F032CA03 ,  5F032CA17 ,  5F032DA04 ,  5F032DA23 ,  5F032DA25 ,  5F032DA28 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F032DA78 ,  5F033HH04 ,  5F033HH28 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK04 ,  5F033KK18 ,  5F033KK19 ,  5F033KK28 ,  5F033KK33 ,  5F033KK34 ,  5F033LL04 ,  5F033NN12 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033RR04 ,  5F033RR06 ,  5F033SS15 ,  5F033TT02 ,  5F033VV06 ,  5F048AA04 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC01 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF07 ,  5F048BF11 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048BG14 ,  5F048DA23 ,  5F140AA39 ,  5F140AB03 ,  5F140BA01 ,  5F140BC06 ,  5F140BF01 ,  5F140BF04 ,  5F140BF08 ,  5F140BG08 ,  5F140BH15 ,  5F140BJ07 ,  5F140BJ27 ,  5F140BK13 ,  5F140CB02 ,  5F140CB04 ,  5F140CB06 ,  5F140CB08 ,  5F140CB10 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CE07 ,  5F140CE20
引用特許:
出願人引用 (2件)
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願平5-014334   出願人:富士通株式会社
  • 半導体装置
    公報種別:公開公報   出願番号:特願平11-329444   出願人:三菱電機株式会社

前のページに戻る