特許
J-GLOBAL ID：200903002816077085

半導体素子形成用板状基体の製造方法

発明者：
大塚 康二

大塚 康二 について

, 
佐藤 純治

佐藤 純治 について

, 
菅原 智也

菅原 智也 について


出願人/特許権者：
サンケン電気株式会社

サンケン電気株式会社 について


代理人 (1件)： 高野 則次
公報種別：公開公報
出願番号（国際出願番号）：特願2003-398669
公開番号（公開出願番号）：特開2005-159207
出願日： 2003年11月28日
公開日（公表日）： 2005年06月16日
要約：
【課題】 シリコン基板上に窒化物系化合物半導体領域をエピタキシャル成長させると窒化物系化合物半導体領域に転位が発生するという問題がある。【解決手段】 シリコン基板3とバッファ領域4とからなる基板5の上にGaNをエピタキシャル成長させて第1の層21を形成する。第1の層21の上にAlNを遅い速度で成長させて第2の層22形成しながら第1の層21の1部をエッチングして凹部13aを得る。第2の層22をエッチングで除去する。凹部13aを有する第1の層21の上に横方向成長を伴ってGaNをエピタキシャル成長させて第3の層を得る。第3の層の上部の転位密度が小さくなる。【選択図】図4
請求項（抜粋）：
基板を用意する第1の工程と、 前記基板の上にAlを含まない又は第1の割合で含む窒化ガリウム系化合物半導体を気相でエピタキシャル成長させて第1の層を形成する第2の工程と 前記第1の層の形成後に前記第1の割合よりも大きい第2の割合でAlを含む窒化物系化合物半導体を気相でエピタキシャル成長させながら前記第1の層に複数の凹部を生じさせ且つ前記第1の層の上に第2の層を形成する第3の工程と、 前記第2の層の少なくとも一部を除去する第4の工程と、 前記複数の凹部を有する前記第1の層の上に窒化ガリウム系化合物半導体を気相でエピタキシャル成長させて前記複数の凹部を埋める部分と前記第1の層の上に配置された部分とを有する第3の層を形成する第5の工程と を有することを特徴とする半導体素子形成用板状基体の製造方法。
IPC (7件)：
H01L21/205 ,  C30B29/38 ,  H01L21/20 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812 ,  H01L33/00
FI (5件)：
H01L21/205 ,  C30B29/38 D ,  H01L21/20 ,  H01L33/00 C ,  H01L29/80 H
Fターム (48件)：
4G077AA03 ,  4G077BE15 ,  4G077DB08 ,  4G077ED05 ,  4G077ED06 ,  4G077EF04 ,  4G077HA02 ,  4G077HA06 ,  4G077TA04 ,  4G077TB05 ,  4G077TK02 ,  4G077TK06 ,  5F041AA03 ,  5F041AA21 ,  5F041AA41 ,  5F041CA05 ,  5F041CA08 ,  5F041CA12 ,  5F041CA33 ,  5F041CA65 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AC08 ,  5F045AF02 ,  5F045AF03 ,  5F045AF09 ,  5F045BB12 ,  5F045CA06 ,  5F045CA07 ,  5F045CA10 ,  5F045DA52 ,  5F045DA53 ,  5F045DA55 ,  5F045DA67 ,  5F045DC70 ,  5F052JA07 ,  5F052JA10 ,  5F052KA01 ,  5F052KA05 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102HC01
引用特許：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM