特許
J-GLOBAL ID：200903002934615687

クロック変調回路

発明者：
蛯原 博文

蛯原 博文 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について

, 
株式会社 沖マイクロデザイン

株式会社 沖マイクロデザイン について


代理人 (3件)： 亀谷 美明 ,  金本 哲男 ,  萩原 康司
公報種別：公開公報
出願番号（国際出願番号）：特願2002-169853
公開番号（公開出願番号）：特開2004-013784
出願日： 2002年06月11日
公開日（公表日）： 2004年01月15日
要約：
【課題】MCUにクロックの立ち上がり/立ち下がりに同期する回路が混在しても,また,デューティ比に依存する回路が含まれても,放射ノイズが低減できるクロック変調回路を提供する。【解決手段】入力パルスに対して所定の遅延時間遅れて出力する第1から第nまでの遅延素子がn段直列に接続され,第1の遅延素子には原振クロックが入力され,第1から第n-1までの各遅延素子の出力が順次次段の遅延素子に入力され,第1から第nまでのいずれか1つの遅延素子の出力がパルス毎に選択されて出力され,リセット信号の入力から次のリセット信号の入力までの間,遅延素子は第1から第nまで昇順に選択され,次に,第nから第1まで降順に選択され,これを順次繰り返すように構成されるクロック変調回路。但し,nは,3以上の自然数である。【選択図】 図1
請求項（抜粋）：
入力された原振クロックを変調して出力するクロック変調回路において, 前記原振クロックのパルスの立ち上がりと立ち下がりの双方を変調して出力することを特徴とするクロック変調回路。
IPC (1件)：
G06F1/04
FI (1件)：
G06F1/04 A
Fターム (8件)：
5J039GG05 ,  5J039KK09 ,  5J039KK10 ,  5J039KK13 ,  5J039KK25 ,  5J039MM08 ,  5J039MM16 ,  5J039NN00
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM