特許

J-GLOBAL ID：200903002998412585

半導体装置の製造方法および導電性シリコン膜の形成方法

発明者： 鈴木 利彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平10-043455
公開番号（公開出願番号）：特開平11-243065
出願日： 1998年02月25日
公開日（公表日）： 1999年09月07日
要約：

【要約】【課題】 シリコン膜中にイオン注入されたホウ素やリンの電気的活性化率を向上させ、MIS型トランジスタのゲート電極をこのシリコン膜により構成する場合に、このMIS型トランジスタの電流駆動能力を向上させることができるとともに、ゲート絶縁膜のQbd値を増加させることができ、しかもシリコン膜の下地への炭素の拡散を抑えることができる半導体装置の製造方法および導電性シリコン膜の形成方法を提供する。【解決手段】 半導体基板1上に、多結晶Si膜5以外の部分を覆うレジストパターン9を形成する。レジストパターン9をマスクとして、Cのイオン注入を、Cの投影飛程がBの投影飛程以下になるエネルギーおよびBF2 のドーズ量の1.2倍以下のドーズ量で行う。レジストパターン9を除去した後、多結晶Si膜5、p- 型の低濃度ソース領域6aおよび低濃度ドレイン領域7aにBF2 をイオン注入し、所定の工程を経て、pチャネルMOSトランジスタを製造する。

請求項（抜粋）：

基板上に導電性シリコン膜を有する半導体装置の製造方法において、シリコン膜にホウ素をイオン注入する工程と、上記シリコン膜に炭素をイオン注入する工程とを有し、上記炭素のイオン注入を、上記炭素の投影飛程が上記ホウ素の投影飛程以下になるエネルギーおよび上記ホウ素のドーズ量の1.2倍以下のドーズ量で行うようにしたことを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/265 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (5件)：

H01L 21/265 P ,  H01L 21/28 301 D ,  H01L 21/265 F ,  H01L 27/08 321 B ,  H01L 29/78 301 G

引用特許：

出願人引用 (4件)

• 絶縁ゲート型電界効果トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願平7-067502   出願人：日本電装株式会社
• 半導体デバイス製造方法及びこの方法によるPMOSトランジスタ
  公報種別：公開公報   出願番号：特願平10-023749   出願人：テキサスインスツルメンツインコーポレイテツド
• 特開平3-209721
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-077716   出願人：日本電気株式会社