特許

J-GLOBAL ID：200903003149794080

半導体記憶装置

発明者： 戸田 春希
出願人/特許権者： 株式会社東芝
代理人 (2件)： 伊丹 勝 ,  田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-012648
公開番号（公開出願番号）：特開2007-193910
出願日： 2006年01月20日
公開日（公表日）： 2007年08月02日
要約：

【課題】高速演算可能なエラー検出訂正回路を搭載した半導体記憶装置を提供する。【解決手段】エラー検出訂正回路が搭載された半導体記憶装置において、前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている。【選択図】図1

請求項（抜粋）：

エラー検出訂正回路が搭載された半導体記憶装置において、 前記エラー検出訂正回路は、複数ビットのエラー訂正が可能な巡回符号を用いたものであって、エラー訂正可能な最大ビット数対応の次数を持つ情報多項式の中から、情報ビットとして利用する次数が、シンドローム多項式の計算規模が可及的に小さくなるように選択されている ことを特徴とする半導体記憶装置。

IPC (4件)：

G11C 29/42 ,  G11C 16/06 ,  G11C 16/02 ,  G06F 12/16

FI (4件)：

G11C29/00 631D ,  G11C17/00 639C ,  G11C17/00 641 ,  G06F12/16 320G

Fターム (13件)：

5B018GA02 ,  5B018HA14 ,  5B018NA06 ,  5B018QA14 ,  5B018RA02 ,  5B125BA01 ,  5B125BA19 ,  5B125CA01 ,  5B125DE08 ,  5B125EA05 ,  5B125FA06 ,  5L106AA10 ,  5L106BB12

引用特許：

出願人引用 (2件)

• エラー訂正可能なフラッシュメモリシステム
  公報種別：公開公報   出願番号：特願平10-351435   出願人：株式会社東芝
• 不揮発性メモリシステムにおけるデータの完全性を管理する方法および装置
  公報種別：公開公報   出願番号：特願2003-368139   出願人：サンディスクコーポレイション