特許
J-GLOBAL ID：200903003156458958

半導体装置

発明者：
上月 繁雄

上月 繁雄 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069126
公開番号（公開出願番号）：特開2000-269234
出願日： 1999年03月15日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】 電界効果トランジスタにおいて、プロトン照射を行い内蔵ダイオード部のリカバリタイムを高速化しながら、閾値の低下や逆耐圧特性を低下させる虞のない半導体装置を提供する。【解決手段】 N型半導体基板21のN+型シリコン基板22上に積層したN-型シリコン層23の上部に、複数のFET25を形成すべく、P型ベース拡散領域27を離間して設け、さらにP型ベース拡散領域27の上部内にN+型ソース拡散領域30を形成し、またN型半導体基板21上にゲート絶縁膜28を介してゲート29を設けるようにしてなるもので、N+型シリコン基板22を50μm〜200μmの厚さにしてから、P型ベース拡散領域27直下及びゲート29下方のN型半導体基板21内のみに、N型半導体基板21の下面側から1×1011ヶ/cm2以上のプロトン濃度でプロトン照射Xを行いライフタイムキラー層37を形成する。
請求項（抜粋）：
N型半導体基板と、このN型半導体基板上部に設けられたP型ベース拡散領域と、このP型ベース拡散領域の上部内に形成されたN+型ソース拡散領域と、前記N型半導体基板上にゲート絶縁膜を介して設けられたゲートを備えた半導体装置において、前記P型ベース拡散領域直下及び前記ゲート下方の前記N型半導体基板内に、このN型半導体基板の下面側からプロトン照射を行い形成したライフタイムキラー層が設けられていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/336 ,  H01L 29/78
FI (2件)：
H01L 29/78 658 H ,  H01L 29/78 652 G
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM