特許

J-GLOBAL ID：200903003173797340

キャパシタ及びその製造方法

発明者： 廣田 俊幸 ,  谷奥 正巳
出願人/特許権者： エルピーダメモリ株式会社
代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2007-225765
公開番号（公開出願番号）：特開2009-059889
出願日： 2007年08月31日
公開日（公表日）： 2009年03月19日
要約：

【課題】60nm以降、特に45nmレベルのDRAMキャパシタの量産に対応可能で、誘電率が高く、かつリーク電流の少ない誘電体膜とその形成方法を提供する。【解決手段】上部電極501及び下部電極504間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウム502と酸化チタン503を交互に原子層レベルで積層した膜を含むことを特徴とし、特にHf/(Hf+Ti)=10〜45atomic%となる組成比で積層し、400〜600°Cで高速熱処理した膜である。【選択図】図5

請求項（抜粋）：

上部電極及び下部電極間に誘電体膜を介在させてなる半導体装置のキャパシタにおいて、該キャパシタの誘電体膜は、酸化ハフニウムと酸化チタンを交互に原子層レベルで積層した膜を含むことを特徴とするキャパシタ。

IPC (3件)：

H01L 27/10 ,  H01L 21/316 ,  C23C 16/40

FI (3件)：

H01L27/10 451 ,  H01L21/316 X ,  C23C16/40

Fターム (34件)：

4K030AA11 ,  4K030AA14 ,  4K030BA10 ,  4K030BA42 ,  4K030BA43 ,  4K030BA46 ,  4K030BB12 ,  4K030CA04 ,  4K030CA12 ,  4K030FA10 ,  4K030GA06 ,  4K030HA01 ,  4K030JA06 ,  4K030KA04 ,  4K030KA41 ,  4K030LA15 ,  5F058BA01 ,  5F058BA11 ,  5F058BA20 ,  5F058BC03 ,  5F058BD05 ,  5F058BF06 ,  5F058BF27 ,  5F058BF37 ,  5F058BH02 ,  5F058BJ04 ,  5F083AD60 ,  5F083GA06 ,  5F083JA02 ,  5F083JA38 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083PR21

引用特許：

出願人引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-178539   出願人：日本電気株式会社
• 高誘電率酸化膜の形成方法、その方法で形成された誘電膜が備えられたキャパシタ及びその製造方法
  公報種別：公開公報   出願番号：特願2004-069816   出願人：三星電子株式会社
• 誘電体界面被膜およびその方法
  公報種別：公表公報   出願番号：特願2002-535166   出願人：エーエスエムインターナショナルエヌ.ヴェー.