特許
J-GLOBAL ID:200903036218451420

誘電体界面被膜およびその方法

発明者:
出願人/特許権者:
代理人 (9件): 三枝 英二 ,  掛樋 悠路 ,  小原 健志 ,  中川 博司 ,  舘 泰光 ,  斎藤 健治 ,  藤井 淳 ,  関 仁士 ,  中野 睦子
公報種別:公表公報
出願番号(国際出願番号):特願2002-535166
公開番号(公開出願番号):特表2004-511909
出願日: 2001年09月11日
公開日(公表日): 2004年04月15日
要約:
特に原子層堆積(ALD)型の方法で形成された極めて薄い酸化アルミニウムおよびランタニド層は、2つ以上の材料の間の界面層として働く。この界面層は、基板の酸化を防止することができ、これら材料の間での分子の拡散を防止することができる。例示した実施の形態では、トランジスタゲート誘電体またはメモリセル誘電体を形成する際、高誘電率誘電体材料を酸化アルミニウムまたはランタニド酸化物の2層の間に挟む。酸化アルミニウムは、完全な1単層に満たないもので、核形成層として働くことができる。1つまたは複数の単層が拡散バリアとしても働くことができ、基板を酸化から、また高誘電率誘電体を不純物拡散から保護する。ナノラミネートは、多数の交互の界面層および高誘電率層によって形成され、中間界面層は、高誘電率材料の結晶構造を分割し、漏れのレベルを低減できる。
請求項(抜粋):
導電性材料と誘電体材料との間に界面層を備え、 前記界面層が酸化アルミニウムおよびランタニド酸化物からなる群から選択され、膜厚が約4分子単層以下である集積回路。
IPC (6件):
H01L21/822 ,  H01L21/316 ,  H01L21/8242 ,  H01L27/04 ,  H01L27/108 ,  H01L29/78
FI (6件):
H01L27/04 C ,  H01L21/316 M ,  H01L21/316 X ,  H01L29/78 301G ,  H01L27/10 651 ,  H01L27/10 671Z
Fターム (43件):
5F038AC03 ,  5F038AC05 ,  5F038AC09 ,  5F038AC16 ,  5F038AC17 ,  5F038AC18 ,  5F038DF05 ,  5F038EZ02 ,  5F038EZ14 ,  5F038EZ20 ,  5F058BA01 ,  5F058BA05 ,  5F058BA11 ,  5F058BA20 ,  5F058BC02 ,  5F058BD02 ,  5F058BD05 ,  5F058BF06 ,  5F058BJ02 ,  5F058BJ04 ,  5F058BJ10 ,  5F083AD21 ,  5F083AD61 ,  5F083JA02 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA32 ,  5F083PR21 ,  5F083PR22 ,  5F140AC32 ,  5F140BA01 ,  5F140BD02 ,  5F140BD04 ,  5F140BD11 ,  5F140BD12 ,  5F140BE01 ,  5F140BE03 ,  5F140BE05 ,  5F140BE10 ,  5F140BF01 ,  5F140BF04
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る