特許
J-GLOBAL ID：200903003275430948

半導体集積回路装置及びマイクロコンピュータ

発明者：
水野 弘之

水野 弘之 について

, 
長野 隆洋

長野 隆洋 について

, 
中込 儀延

中込 儀延 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-071136
公開番号（公開出願番号）：特開平8-274620
出願日： 1995年03月29日
公開日（公表日）： 1996年10月18日
要約：
【要約】【目的】 サブスレッショルドリーク電流によって生じる消費電力増加を低減し、プロセスばらつきに起因するしきい値ばらつきを低減したMOSトランジスタ回路とそれを用いた半導体集積回路装置とマイクロコンピュータおよびそれらを用いたマイクロコンピュータシステムを提供することにある。【構成】 主回路に、主回路の基板バイアスと基板バイアスを共有する発振回路と、動作モードによって発振周波数が変化する動作モード依存型発振回路を接続し、この二つの出力を用いて基板バイアス制御回路によって両出力が同期するように比較制御することにより、基板バイアスを制御する。
請求項（抜粋）：
所定の処理を行う論理回路と、該論理回路を構成するトランジスタのしきい値を制御する制御回路と、発振出力の周波数を可変とできる発振回路とを有し、上記論理回路は、半導体基体に形成されたMISトランジスタを含んで構成され、上記発振回路の発振出力は上記制御回路に供給され、上記制御回路には所定の周波数を有する基準クロックが供給され、上記制御回路は上記発振回路の発振出力の周波数を上記基準クロックの周波数に対応する値となるよに制御する第1の制御信号を出力し、上記論理回路を形成するMISトランジスタのしきい値電圧は上記第1の制御信号に対応した第2の制御信号により制御されることを特徴とする半導体集積回路装置。
IPC (3件)：
H03K 19/094 ,  G06F 1/04 301 ,  H03K 19/096
FI (3件)：
H03K 19/094 D ,  G06F 1/04 301 C ,  H03K 19/096 D
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM