特許
J-GLOBAL ID：200903003658211557
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-034395
公開番号（公開出願番号）：特開平11-233526
出願日： 1998年02月17日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】 半導体装置及びその製造方法に関し、ソース電極とドレイン電極がキャップ層のリセス内に形成され、キャップ層を介してゲート電極と接続されることを防止した電界効果トランジスタを簡単に、且つ、歩留り良く製造する。【解決手段】 キャリヤを通過させるチャネル層3及びチャネル層3上に高抵抗のキャップ層7が形成され、キャップ層7に於けるリセス7A内にあってチャネル層3にキャリヤを注入するソース電極12S及びキャップ層7に於けるリセス7A内にあってチャネル層3を通過したキャリヤを回収するドレイン電極12Dが形成され、ソース電極12Sとドレイン電極12Dとの間のキャップ層7にゲート電極11が埋め込まれ、リセス7A内に表出されたキャップ層7の側面のうち少なくともゲート電極11方向に対向する面に不純物導入領域9が形成されている。
請求項（抜粋）：
キャリヤを通過させるチャネル層及びチャネル層上に形成された高抵抗のキャップ層と、キャップ層に形成されたリセス内にあってチャネル層にキャリヤを注入するソース電極及びキャップ層に形成されたリセス内にあってチャネル層を通過したキャリヤを回収するドレイン電極と、ソース電極とドレイン電極との間においてキャップ層に埋め込まれたゲート電極と、リセス内に表出されたキャップ層の側面のうち少なくともゲート電極方向に対向する面に形成された不純物導入領域とを備えてなることを特徴とする半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
