電界効果型半導体素子

発明者：
出願人/特許権者：
代理人 (1件)：中野雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平9-040052
公開番号（公開出願番号）：特開平10-223653
出願日： 1997年02月07日
公開日（公表日）： 1998年08月21日
要約：

【要約】【課題】電界効果トランジスタの表面空乏層を小さくすることによって寄生抵抗を低減させ、かつ、高耐圧化を図る。【解決手段】半導体基板22の上にn型チャンネル層23、i型高抵抗層24、n又はn+型表面低抵抗層25を積層し、表面低抵抗層25に設けたリセス30内において高抵抗層24の表面にゲート電極31を形成する。また、表面低抵抗層25から半導体基板22に至る深さまでイオン注入してn+注入領域26,27を形成し、この上にソース電極28及びドレイン電極29を形成する。表面低抵抗層25によって表面空乏層を小さくして寄生抵抗を低減できる。しかも、チャンネル層23を高抵抗層24の下に埋め込んだ構造とすることによって素子の高耐圧化を図る。

請求項（抜粋）：

ゲート電極及びオーミック電極間の領域において、低抵抗電子走行層の上方に高抵抗半導体層を形成し、当該高抵抗半導体層の上方に低抵抗半導体層を形成し、前記高抵抗半導体層もしくは当該高抵抗半導体層よりも上方の半導体層の上面にゲート電極を設けたことを特徴とする電界効果型半導体素子。

IPC (2件)：

H01L 21/338 , H01L 29/812

引用特許：

審査官引用 (9件)

特開平4-167531
特開平4-103136
半導体装置
公報種別：公開公報出願番号：特願平5-122215 出願人：関西日本電気株式会社

全件表示

前のページに戻る