特許

J-GLOBAL ID：200903003659607608

キャパシタ、電極構造及び半導体メモリ装置

発明者： 福田 幸夫 ,  青木 克裕 ,  西村 明俊 ,  沼田 乾
出願人/特許権者： 日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-136788
公開番号（公開出願番号）：特開平6-326270
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：

【要約】【構成】 第1成分(Pb)と第2成分(Ti)とを含有するPZT強誘電体層17と、この強誘電体層の下側に形成されかつ特定元素(Pt)とTi及びこれらの化合物からなる下部電極層16と、この下部電極層の下側に形成されかつPbに対する拡散バリアとして機能する拡散バリア層18とを有するキャパシタと、その電極構造。【効果】 PZT等の強誘電体層の組成の変動を抑えてその本来の性能を維持し、製膜の簡略化及び安定化、電気的特性の劣化等、下地への悪影響を防止できるキャパシタと、電極構造、更には半導体メモリ装置を提供できる。

請求項（抜粋）：

第1の電極層と、この第1の電極層に接して形成されかつ少なくとも第1成分と第2成分とを含有する強誘電体層と、この強誘電体層を介して前記第1の電極層の対極電極として形成されかつ特定元素と前記第1成分及び/又は前記第2成分とこれらの化合物との少なくとも一方からなる第2の電極層と、この第2の電極層に接して形成されかつ前記第1成分に対する拡散バリアとして機能する拡散バリア層とを有するキャパシタ。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

引用特許：

審査官引用 (4件)

• 半導体メモリの記憶用キヤパシタおよびその製法
  公報種別：公開公報   出願番号：特願平3-178614   出願人：三菱電機株式会社
• 特開平4-181766
  
• 強誘電体を備えた半導体装置
  公報種別：公開公報   出願番号：特願平3-171123   出願人：セイコーエプソン株式会社
• 特開昭6-013572