特許
J-GLOBAL ID：200903003672778748

半導体装置およびその製造方法

発明者：
野間 淳史

野間 淳史 について

, 
久都内 知恵

久都内 知恵 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-258248
公開番号（公開出願番号）：特開2003-068993
出願日： 2001年08月28日
公開日（公表日）： 2003年03月07日
要約：
【要約】【課題】 Wプラグ形成時において、高濃度水素雰囲気中で処理を行なっても容量絶縁膜の特性劣化を回避できる半導体装置およびその製造方法を提供する。【解決手段】 半導体能動素子5を有する半導体基板1上に形成された第1層間絶縁膜6の上には、容量素子15が形成されている。第1層間絶縁膜6の上には第2層間絶縁膜17が形成されている。第2層間絶縁膜17と第1層間絶縁膜6とを貫通して半導体能動素子5における不純物拡散層に到達するコンタクトホール18と、コンタクトホール18を埋めるWからなる配線用プラグ20aとが形成されている。水素透過防止用膜を、コンタクトホール18の壁面か、容量素子15における電極と半導体能動素子5における不純物拡散層とを接続するコンタクトホールの壁面に設ける。
請求項（抜粋）：
半導体基板上に形成されたゲート電極と、上記半導体基板における上記ゲート電極の両側方の領域に形成された第1,第2の不純物拡散層とを有するトランジスタと、上記トランジスタを覆う第1層間絶縁膜と、上記第1層間絶縁膜の上に形成され、上部電極と,下部電極と,上記上部電極と上記下部電極との間に介在する容量絶縁膜とを有し、上記上部電極または上記下部電極が上記トランジスタの上記第1の不純物拡散層に接続される容量素子と、上記第1層間絶縁膜と上記容量素子とを覆う第2層間絶縁膜と上記第1層間絶縁膜と上記第2層間絶縁膜とを貫通し、上記トランジスタの上記第2の不純物拡散層に到達する第1のコンタクトホールと、上記第1のコンタクトホールの内表面を覆う、水素透過防止機能を有する配線プラグ用水素透過防止層と、上記配線プラグ用水素透過防止層の上に設けられ上記第1のコンタクトホールを埋める配線用プラグとを備えている半導体装置。
IPC (2件)：
H01L 27/105 ,  H01L 21/768
FI (2件)：
H01L 27/10 444 B ,  H01L 21/90 C
Fターム (47件)：
5F033GG03 ,  5F033HH07 ,  5F033HH10 ,  5F033HH33 ,  5F033JJ04 ,  5F033JJ10 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK07 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN17 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ71 ,  5F033QQ74 ,  5F033QQ82 ,  5F033RR03 ,  5F033SS08 ,  5F033SS11 ,  5F033SS22 ,  5F033VV10 ,  5F033VV16 ,  5F033XX00 ,  5F083FR02 ,  5F083GA25 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083PR21 ,  5F083PR40
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM