特許
J-GLOBAL ID：200903003754276929

半導体モジュール

発明者：
榎本 亮

榎本 亮 について

, 
坂本 一

坂本 一 について


出願人/特許権者：
イビデン株式会社

イビデン株式会社 について


代理人 (1件)： 後呂 和男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-070246
公開番号（公開出願番号）：特開2001-267490
出願日： 2000年03月14日
公開日（公表日）： 2001年09月28日
要約：
【要約】【課題】 回路基板間の層間接続を高密度化し、また回路基板数を削減して製造性を高める。【解決手段】 中間回路基板10は図2に示すように平坦基板11と、四角の開口部12Aを備えた枠型基板12とを貼り合わせることにより形成され、開口部12Aによって半導体チップ13を収容する収容凹部14が下面に形成されている。また、収容凹部14を取り囲む周囲部分には、平坦基板11と枠型基板12との双方を貫通してビアバンプ17が形成されている。下層回路基板20は、2枚の平坦基板21,22を貼り合わせて構成され、上面に半導体チップ13がフリップチップ実装されている。上層回路基板30は、中間回路基板10と同様に互いに貼り合わされた平坦基板31と枠型基板32とによって構成されており、枠型基板32の開口部32Aによって下層の中間回路基板10に実装された半導体チップ13を逃げるための収容凹部33が形成されている。
請求項（抜粋）：
回路基板を複数枚積層して内部に半導体チップを収容した状態に構成されるものであって、前記回路基板の一方の面には導体回路が形成されるとともに、前記半導体チップがその導体回路と接続されて前記一方の面に実装され、他方の面には積層される他の回路基板に実装された半導体チップを逃げるための収容凹部が形成され、その収容凹部から外れた位置にはその回路基板を貫通して前記導体回路に連なるビアバンプが形成され、他の回路基板との積層状態で前記ビアバンプにより前記回路基板間の層間接続がされていることを特徴とする半導体モジュール。
IPC (8件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/522 ,  H01L 23/52 ,  H05K 1/14 ,  H05K 1/18 ,  H05K 3/46
FI (6件)：
H05K 1/14 G ,  H05K 1/18 U ,  H05K 3/46 Q ,  H01L 25/08 Z ,  H01L 23/52 B ,  H01L 23/52 C
Fターム (27件)：
5E336AA04 ,  5E336AA08 ,  5E336BB03 ,  5E336CC34 ,  5E336CC58 ,  5E344AA01 ,  5E344BB06 ,  5E344CC09 ,  5E344CC24 ,  5E344CD40 ,  5E344EE13 ,  5E346AA12 ,  5E346CC04 ,  5E346CC09 ,  5E346CC31 ,  5E346CC32 ,  5E346DD12 ,  5E346EE02 ,  5E346EE12 ,  5E346EE13 ,  5E346FF14 ,  5E346FF45 ,  5E346GG15 ,  5E346GG22 ,  5E346GG40 ,  5E346HH22 ,  5E346HH25
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM