特許
J-GLOBAL ID:200903003838082305

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 大日方 富雄
公報種別:公開公報
出願番号(国際出願番号):特願2001-284383
公開番号(公開出願番号):特開2003-092359
出願日: 2001年09月19日
公開日(公表日): 2003年03月28日
要約:
【要約】【課題】 回路の誤動作や回路面積の増加を防止しつつ一部の回路の電源電圧を遮断して消費電力を低減させることができる半導体集積回路を提供する。【解決手段】 チップ内部を複数の回路ブロック(11,12,13......)に分割するとともに、いずれかの回路ブロックへの電源電圧の供給を遮断可能に構成し、電源電圧の供給を遮断可能な回路ブロックから他の回路ブロックへ出力される信号の経路上であって信号が分岐される前の位置に、信号の伝達を遮断可能な信号ゲート手段(31)と電源遮断直前の信号を記憶可能な記憶手段(32)とを含むブロック間インタフェース回路(30)を設けるようにした。
請求項(抜粋):
複数の回路ブロックを備えた半導体集積回路であって、上記複数の回路ブロック間には、回路ブロックから出力される信号の伝達を遮断可能なブロック間インタフェース回路が設けられているとともに、上記ブロック間インタフェース回路を制御する制御回路を備えてなることを特徴とする半導体集積回路。
IPC (4件):
H01L 21/822 ,  H01L 27/04 ,  H03K 19/00 ,  H03K 19/0175
FI (4件):
H03K 19/00 A ,  H01L 27/04 F ,  H01L 27/04 U ,  H03K 19/00 101 R
Fターム (14件):
5F038DF08 ,  5F038DF14 ,  5F038DF20 ,  5F038EZ20 ,  5J056AA11 ,  5J056BB53 ,  5J056CC00 ,  5J056CC09 ,  5J056CC14 ,  5J056EE08 ,  5J056FF10 ,  5J056GG14 ,  5J056KK01 ,  5J056KK02
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る