特許
J-GLOBAL ID：200903003858099506
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-247693
公開番号（公開出願番号）：特開平10-092846
出願日： 1996年09月19日
公開日（公表日）： 1998年04月10日
要約：
【要約】【目的】 ゲート長の小さいゲートの支柱底部に精度良く支柱支えを形成して、ゲートはがれの率を改善し特性のバラツキを低減するT型ゲート電極を備えた電界効果型トランジスタを有する半導体装置を提供する。【構成】 T型ゲート電極の支柱支え部9を第2の絶縁膜により基板表面に設けた第1の絶縁膜にある開口部の側面に接する壁に形成し、その後第2の絶縁膜とエッチングレートが異なる第1の絶縁膜をエッチングし、精度よく支柱支え部9を形成する。
請求項（抜粋）：
T型ゲート電極を備えた電界効果型トランジスタを有する半導体装置において、前記T型ゲート電極の支柱を支える支柱支え部を有し、前記支柱支え部は、エッチングレートの異なる第2の絶縁膜を基板表面に設けた第1の絶縁膜にある開口部の側面に形成した後前記第1の絶縁膜を除去することにより形成されることを特徴とする半導体装置。
IPC (4件)：
H01L 21/338
, H01L 29/812
, H01L 21/28
, H01L 29/417
H01L 29/80 F
, H01L 21/28 E
, H01L 29/50 J
