特許
J-GLOBAL ID：200903003907354924
薄膜トランジスタパネル
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-220935
公開番号（公開出願番号）：特開平6-160908
出願日： 1993年09月06日
公開日（公表日）： 1994年06月07日
要約：
【要約】【目的】ソース,ドレイン電極の形成位置がゲートラインの長さ方向にずれた場合でも、全ての薄膜トランジスタのゲート・ソース間容量を互いに等しくして、表示むらのない良好な表示品質の液晶表示素子を得ることができるTFTパネルを提供する。【構成】各ゲートラインLgに、このゲートラインLgに沿って配置された各薄膜トランジスタ3の画素電極側にそれぞれ対応させて、ゲート電極gの張出し方向に張出す補助電極g′を設け、この補助電極g′の薄膜トランジスタ側の側縁部に、画素電極2R,2G,2Bに接続された容量補償電極c′を絶縁膜を介して対向させた。
請求項（抜粋）：
透明基板上に、複数の画素電極を行方向および列方向に配列した画素電極群と、この画素電極群の各画素電極行にそれぞれ対応させて設けられた複数のゲートラインと、前記画素電極群の各画素電極列にそれぞれ対応させて設けられた複数のデータラインと、前記画素電極群の各画素電極にそれぞれ対応させて配置された複数の薄膜トランジスタとを形成してなり、かつ、前記薄膜トランジスタは、前記ゲートラインにその一側に張出させて形成したゲート電極と、このゲート電極を覆うゲート絶縁膜と、このゲート絶縁膜の上に前記ゲート電極と対向させて形成された半導体膜と、この半導体膜の前記ゲートラインに沿う方向の両側部の上に形成されたソース電極およびドレイン電極とで構成するとともに、この薄膜トランジスタのソース電極を前記画素電極に接続した薄膜トランジスタパネルにおいて、各ゲートラインに、このゲートラインに沿って配置された各薄膜トランジスタの画素電極接続側にそれぞれ対応させて、前記ゲート電極の張出し方向に張出す補助電極を設け、この補助電極の薄膜トランジスタ側の側縁部に、前記画素電極に接続された容量補償電極を絶縁膜を介して対向させたことを特徴とする薄膜トランジスタパネル。
IPC (2件)：
G02F 1/136 500
, H01L 29/784
