特許

J-GLOBAL ID：200903004093033494

導電体、溝配線及びコンタクトの形成方法

発明者： 市川 俊彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平10-360705
公開番号（公開出願番号）：特開2000-183165
出願日： 1998年12月18日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 溝配線の厚さ及び絶縁膜の厚さのウェハー面内バラツキを小さくし、下地層の形状、表面の凹凸、膜質に左右されることなく、所望の配線パターンを有する溝配線を形成する方法を提供する。【解決手段】 本形成方法は、膜質及び形状の少なくとも一方が相互に異なる領域同士が平面的に混在する下地層上に絶縁膜を成膜し、次いで絶縁膜に溝配線を形成する方法である。本方法は、反射防止膜40を絶縁膜28上に成膜する工程と、反射防止膜上にフォトレジスト膜42を成膜してパターニングし、反射防止膜及び絶縁膜をエッチングして溝配線形成用の配線溝を形成するためのエッチングマスク42を反射防止膜上に形成する工程と、エッチングマスクを使って反射防止膜及び絶縁膜をエッチングして、絶縁膜に配線溝を形成する工程と、配線溝にバリヤメタル層及び、配線層を埋め込む工程と、反射防止膜上のバリヤメタル層及び、配線層を研磨除去する工程と、反射防止膜を残存するバリヤメタル層とともに除去する工程とを有する。

請求項（抜粋）：

絶縁膜を形成する第1の工程と、前記絶縁膜の所定の箇所に開孔部を形成する第2の工程と、前記開孔部に導電体を埋め込む第3の工程と、前記開孔部以外の領域に形成された前記導電体を除去する第4の工程とを含む導電体の形成方法において、第1の工程の後に前記絶縁膜上に反射防止膜を形成する工程を有し、第4の工程の後に前記反射防止膜を、前記開孔部以外の領域にある除去しきれなかった前記導電体とともに除去する工程を有することを特徴とする導電体の形成方法。

IPC (4件)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/76 ,  H01L 21/3205

FI (4件)：

H01L 21/90 C ,  H01L 21/28 301 R ,  H01L 21/76 L ,  H01L 21/88 M

Fターム (55件)：

4M104AA01 ,  4M104BB14 ,  4M104BB17 ,  4M104BB28 ,  4M104BB30 ,  4M104BB32 ,  4M104CC01 ,  4M104DD08 ,  4M104DD37 ,  4M104DD65 ,  4M104DD68 ,  4M104DD75 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG09 ,  4M104GG14 ,  4M104HH12 ,  4M104HH14 ,  4M104HH20 ,  5F032AA13 ,  5F032CA17 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH28 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ28 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ23 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ42 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR08 ,  5F033XX03 ,  5F033XX21

引用特許：

審査官引用 (3件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平10-247002   出願人：富士通株式会社
• 特開平2-042728
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-246757   出願人：宮崎沖電気株式会社, 沖電気工業株式会社