特許
J-GLOBAL ID:200903004120907000
半導体素子の製造方法及び半導体素子
発明者:
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
杉村 暁秀 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-181229
公開番号(公開出願番号):特開2001-358075
出願日: 2000年06月16日
公開日(公表日): 2001年12月26日
要約:
【要約】【課題】 面内方向において、相異なる導電型のIII族窒化物半導体からなる、複数の半導体領域を具える半導体素子を製造するための方法及びその半導体素子を提供する。【解決手段】 サファイア基板1上に、AlNからなる緩衝層2、アンドープGaNからなる下地層3、n-AlGaNからなる第1の半導体層4、及びn+-GaNからなる第2の半導体層5を順次に形成する。次いで、反応性イオンエッチングにより、開口部10を形成する。次いで、第2の半導体層5を好ましくは600〜1300°Cに加熱してマストランスポートを生じさせ、開口部10を埋設する。
請求項(抜粋):
半導体素子の製造方法であって、基板上に、少なくともAlを含むIII族窒化物半導体からなる第1の半導体層を形成する工程と、前記第1の半導体層上に、前記少なくともAlを含むIII族窒化物半導体とは異なる導電型の、Alを除くIII族窒化物半導体からなる第2の半導体層を形成する工程と、前記第1の半導体層及び前記第2の半導体層を厚さ方向において部分的に除去し、前記第1の半導体層及び前記第2の半導体層に前記第2の半導体層を貫通してなる開口部を形成する工程と、前記第2の半導体層を所定の温度に加熱することによりマストランスポートを生じさせ、前記開口部を埋設する工程と、を含み、これによって前記基板の面内方向に、相異なる導電型の、前記少なくともAlを含むIII族窒化物半導体からなる領域と、前記Alを除くIII族窒化物半導体からなる領域とを形成することを特徴とする、半導体素子の製造方法。
IPC (9件):
H01L 21/20
, H01L 21/205
, H01L 29/205
, H01L 21/331
, H01L 29/73
, H01L 29/74
, H01L 29/778
, H01L 21/338
, H01L 29/812
FI (6件):
H01L 21/20
, H01L 21/205
, H01L 29/205
, H01L 29/72
, H01L 29/74 G
, H01L 29/80 H
Fターム (61件):
5F003BB04
, 5F003BC04
, 5F003BE04
, 5F003BF03
, 5F003BF06
, 5F003BG06
, 5F003BM02
, 5F003BM03
, 5F003BN01
, 5F003BP33
, 5F003BP94
, 5F005AC04
, 5F005AH02
, 5F005AH03
, 5F005AH04
, 5F005CA02
, 5F045AA04
, 5F045AB09
, 5F045AB14
, 5F045AC15
, 5F045AC16
, 5F045AC17
, 5F045AC19
, 5F045AD09
, 5F045AD14
, 5F045AF09
, 5F045CA02
, 5F045CA06
, 5F045CA07
, 5F045CB02
, 5F045DA52
, 5F045DA63
, 5F045DB02
, 5F045HA13
, 5F045HA14
, 5F045HA16
, 5F052AA11
, 5F052DA04
, 5F052DB10
, 5F052GC06
, 5F052HA01
, 5F052JA10
, 5F052KA01
, 5F102FA03
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM08
, 5F102GQ01
, 5F102GQ03
, 5F102GS02
, 5F102GT03
, 5F102HC00
, 5F102HC01
, 5F102HC02
, 5F102HC15
, 5F102HC19
引用特許:
審査官引用 (3件)
-
半導体装置
公報種別:公開公報
出願番号:特願平8-146563
出願人:ソニー株式会社
-
特開平3-064032
-
電力用半導体素子
公報種別:公開公報
出願番号:特願平3-257993
出願人:株式会社東芝
前のページに戻る