特許
J-GLOBAL ID：200903004122016570

半導体装置およびその製造方法

発明者：
山西 信之

山西 信之 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012736
公開番号（公開出願番号）：特開2000-216356
出願日： 1999年01月21日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 M1M構造のキャパシタの容量を増大させる。【解決手段】 層間絶縁膜106上に窒化膜108、BPSG膜109、酸化膜110を堆積し、選択的に除去して下部電極形成用開口を開孔する。アモルファスシリコン膜の堆積とエッチバックにより開口側面にアモルファスシリコン膜を形成し、これにHSG化処理を施してHSG層113を形成する。全面にW膜114aを堆積し、SOG膜115を形成する(h)。CMPにより、開口部以外のSOG膜115、W膜を除去してW下部電極114を形成する(i)。SOG膜115、BPSG膜109、窒化膜108を除去し(j)、HSG層113を除去する(k)。その後、容量絶縁膜と上部電極を形成する。
請求項（抜粋）：
半導体基板表面に形成された拡散層に接続された、金属若しくは金属化合物からなる筒型形状の下部電極と、前記下部電極の表面を被覆する容量絶縁膜と、前記容量絶縁膜を介して前記下部電極と対向して形成された上部電極と、を備えるキャパシタを有する半導体装置において、前記下部電極の筒型部分の両面には微細な凹凸が形成されていることを特徴とする半導体装置。
IPC (4件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2件)：
H01L 27/10 621 C ,  H01L 27/04 C
Fターム (24件)：
5F038AC05 ,  5F038AC09 ,  5F038AC10 ,  5F038AC15 ,  5F038AC16 ,  5F038EZ01 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083AD62 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR33 ,  5F083PR39 ,  5F083PR40
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM