特許

J-GLOBAL ID：200903004141525558

半導体基盤の表面処理方法

発明者： ジョティ キロン バードゥワジ ,  ヒューマ アシュラフ ,  ババック カムゼポー ,  ジャネット ホプキンズ ,  アラン マイケル ハインズ ,  マーティン エドワード ライアン
出願人/特許権者： サーフィス テクノロジー システムズ リミテッド
代理人 (1件)： 新部 興治 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-206672
公開番号（公開出願番号）：特開平10-135192
出願日： 1997年07月31日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 動作状態のプロセスに依存して,形成物に対する粗い側壁及び/或いはベースが生成されるのと同様にむしろ曲がっているか,或いは,内曲した壁形状が生成される。【解決手段】 本発明は,半導体基盤の表面処理方法についてであり,そして,特に,反応室内の半導体基盤に細長溝のエッチングを行うところにおいて,次のパラメータ:ガス流速,反応室内圧力,プラズ出力,基盤バイアス,エッチング速度,蒸着速度,サイクル時間,エッチング/蒸着比率,の中の一つまたはそれ以上のパラメータを時間と共に変化させ,反応イオンエッチング及び化学的蒸着による不働態層の蒸着を交互に実施することにより当該細長溝のエッチングを行う方法に関するものである。

請求項（抜粋）：

反応室内の半導体基盤に特徴部のエッチングを実施するにおいて,次のパラメータ:ガス流速,反応室内圧力,プラズ出力,基盤バイアス,エッチング速度,蒸着速度,サイクル時間,エッチング/蒸着比率,の中で1つ或いはそれ以上のパラメータを時間と共に変化させ,反応イオンエッチングと化学的蒸着による不働態層の蒸着とを交互に実施することにより当該特徴部のエッチングを行う方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/203 ,  H01L 21/31

FI (3件)：

H01L 21/302 J ,  H01L 21/203 Z ,  H01L 21/31 C

引用特許：

審査官引用 (7件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-237504   出願人：富士通株式会社, 富士通カンタムデバイス株式会社
• 特開昭63-288021
  
• 特開昭61-247033
  
• 特開昭63-288021
  
• 特開昭61-247033
  
• エッチング方法及び装置
  公報種別：公開公報   出願番号：特願平4-222416   出願人：日新電機株式会社
• ドライエッチング方法および装置
  公報種別：公開公報   出願番号：特願平8-156515   出願人：ソニー株式会社