特許
J-GLOBAL ID：200903004148937150

半導体装置およびその製造方法

発明者：
庄司 健一

庄司 健一 について

, 
佐藤 康夫

佐藤 康夫 について

, 
古賀 拓哉

古賀 拓哉 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2006-108675
公開番号（公開出願番号）：特開2007-281348
出願日： 2006年04月11日
公開日（公表日）： 2007年10月25日
要約：
【課題】サイドウォールを有するゲート電極を備えた半導体装置の信頼性を確保する。【解決手段】補助ゲート電極4Gを覆うように半導体基板1Sの主面上に、モノシランと酸素を含む混合ガスを用いたCVD法によって、時間経過と共に酸素の供給量を増加しながら酸化シリコン膜を形成する。この酸化シリコン膜は、酸化シリコン膜の上層より、半導体基板側の下層にシリコンが多く含まれている。次いで、酸化シリコン膜をエッチバックし、補助ゲート電極4Gの側壁にサイドウォール16を形成する。エッチバックで露出した半導体基板1Sの主面上にトンネル絶縁膜15を形成する。【選択図】図2
請求項（抜粋）：
半導体基板の主面上にゲート絶縁膜を介して設けられたゲート電極と、 前記ゲート電極の側壁に設けられたサイドウォールとを有する半導体装置であって、 前記サイドウォールは、前記ゲート電極を覆うように前記半導体基板の主面上に形成された酸化シリコン膜がエッチバックされてなり、 前記酸化シリコン膜は、前記酸化シリコン膜の上層より下層にシリコンが多く含まれていることを特徴とする半導体装置。
IPC (7件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 27/10
FI (4件)：
H01L27/10 434 ,  H01L29/78 371 ,  H01L29/78 301L ,  H01L27/10 481
Fターム (71件)：
5F083EP02 ,  5F083EP27 ,  5F083EP30 ,  5F083EP42 ,  5F083EP55 ,  5F083EP79 ,  5F083ER03 ,  5F083ER06 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083ER30 ,  5F083GA06 ,  5F083JA04 ,  5F083JA05 ,  5F083JA35 ,  5F083KA05 ,  5F083KA06 ,  5F083LA01 ,  5F083LA16 ,  5F083NA01 ,  5F083PR06 ,  5F083PR40 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA21 ,  5F101BA04 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BB03 ,  5F101BC02 ,  5F101BD02 ,  5F101BD22 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05 ,  5F101BF09 ,  5F101BH04 ,  5F101BH05 ,  5F140AA24 ,  5F140AA26 ,  5F140AB03 ,  5F140AC32 ,  5F140BA01 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG12 ,  5F140BG20 ,  5F140BG22 ,  5F140BG28 ,  5F140BG34 ,  5F140BG38 ,  5F140BG52 ,  5F140BG53 ,  5F140BG58 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK13 ,  5F140BK21 ,  5F140BK34 ,  5F140CB04 ,  5F140CB08 ,  5F140CE14 ,  5F140CF04
引用特許：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM