特許
J-GLOBAL ID：200903004221287232
アドレス線のテスト方法
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-013683
公開番号（公開出願番号）：特開2000-215077
出願日： 1999年01月22日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】プリント配線板に形成されているメモリデバイス用のアドレス線をテストするアドレス線のテスト方法に関し、テスト時間の短縮化と、故障個所の発見の容易化とを図ることができるようにする。【解決手段】アドレス線10-0をテストする場合、まず、アドレス[A0A1A2・・・An]=[000・・・0]とし、メモリデバイス8に対する“0”の書込みを行い、次に、アドレス[A0A1A2・・・An]=[100・・・0]とし、メモリデバイス8に対する“1”の書込みを行い、そして、アドレス[A0A1A2・・・An]=[000・・・0]とし、メモリデバイス8からデータの読出しを行い、出力データDOUTの論理値をチェックする。
請求項（抜粋）：
メモリデバイスが実装されたプリント配線板に形成されている前記メモリデバイス用のアドレス線をテストするアドレス線のテスト方法であって、全てのアドレス線にアドレス線間ショート時に強い信号論理となる信号論理を設定し、前記メモリデバイスに第1のデータを書き込む第1の工程と、テスト対象アドレス線にアドレス線間ショート時に弱い信号論理となる信号論理を設定すると共に、その他のアドレス線にアドレス線間ショート時に強い信号論理となる信号論理を設定し、前記メモリデバイスに前記第1のデータとは異なる第2のデータを書き込む第2の工程と、全てのアドレス線にアドレス線間ショート時に強い信号論理となる信号論理を設定し、前記メモリデバイスからデータを読み出す第3の工程とを順に実行する工程を含んでいることを特徴とするアドレス線のテスト方法。
IPC (4件)：
G06F 11/22 310
, G01R 31/02
, G01R 31/28
, G11C 29/00 651
G06F 11/22 310 M
, G01R 31/02
, G11C 29/00 651 Z
, G01R 31/28 B
, G01R 31/28 G
2G014AA02
, 2G014AA03
, 2G014AB59
, 2G014AC09
, 2G032AA07
, 2G032AC10
, 2G032AD08
, 2G032AG01
, 2G032AH07
, 2G032AK04
, 2G032AK14
, 2G032AK16
, 2G032AL00
, 5B048AA22
, 5B048CC18
, 5B048DD05
, 5B048EE07
, 5L106AA01
, 5L106DD22
, 5L106DD23
, 9A001BB03
, 9A001HH34
, 9A001KK54
, 9A001LL05
