特許
J-GLOBAL ID:200903004231618016
半導体集積回路装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平6-186058
公開番号(公開出願番号):特開平8-051162
出願日: 1994年08月08日
公開日(公表日): 1996年02月20日
要約:
【要約】【目的】 短チャネルMOSFETにおいて、ソース領域とドレイン領域間のパンチスルーを抑制すると同時に、MOSFETの高速動作を実現する。【構成】 nチャネル型MOSFETにおいて、ソース領域およびドレイン領域の一部を構成するn+ 型半導体領域15の下部に、nポケット領域9と反対の導電型の不純物でnポケット領域9と同じ深さの位置に同じ濃度でn型接合容量低減領域13を形成し、同様に、pチャネル型MOSFETにおいて、ソース領域およびドレイン領域の一部を構成するp+ 型半導体領域16の下部に、pポケット領域11と反対の導電型の不純物でpポケット領域11と同じ深さの位置に同じ濃度でp型接合容量低減領域14を形成して、ソース領域とポケット領域間あるいはドレイン領域とポケット領域間の接合容量を低減する。
請求項(抜粋):
LDD構造のMOSFETを有する半導体集積回路装置であって、前記LDD構造のMOSFETのソース領域およびドレイン領域の一部を構成する低濃度半導体領域の下部に、前記低濃度半導体領域と反対の導電型の不純物を導入して成るポケット領域が形成され、前記ソース領域およびドレイン領域の他の一部を構成する高濃度半導体領域の下部に、前記ポケット領域と反対の導電型の不純物を導入して成る接合容量低減領域が形成されていることを特徴とする半導体集積回路装置。
IPC (4件):
H01L 21/8238
, H01L 27/092
, H01L 29/78
, H01L 21/336
FI (2件):
H01L 27/08 321 E
, H01L 29/78 301 L
引用特許:
審査官引用 (16件)
-
特開昭61-198681
-
特開平2-305443
-
特開平2-298023
-
特開平4-259253
-
SOI電界効果トランジスタ
公報種別:公開公報
出願番号:特願平4-014013
出願人:テキサスインスツルメンツインコーポレイテツド
-
特開平4-250633
-
特開平1-120055
-
特開昭63-144575
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平5-105431
出願人:三菱電機株式会社
-
特開昭61-198681
-
特開平2-305443
-
特開平2-298023
-
特開平4-259253
-
特開平4-250633
-
特開平1-120055
-
特開昭63-144575
全件表示
前のページに戻る