特許

J-GLOBAL ID：200903004269854775

半導体装置

発明者： 岩崎 貴之 ,  大野 俊之 ,  八尾 勉 ,  菅原 良孝 ,  浅野 勝則
出願人/特許権者： 株式会社日立製作所 ,  関西電力株式会社
代理人 (1件)： 武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-094820
公開番号（公開出願番号）：特開平11-297995
出願日： 1998年04月07日
公開日（公表日）： 1999年10月29日
要約：

【要約】【課題】 繰り返し印加される逆電圧によって生じるフィールドプレートに配置の絶縁膜4の劣化を防ぎ、長期信頼性の確保した半導体装置を提供する。【解決手段】 第1導電型の第1半導体領域1と、第1半導体領域1の一面の一部に形成された第2導電型の第2半導体領域2と、第1半導体領域の他面に接合された第2導電型の第3半導体領域3とを備え、ターミネーション領域に、第2半導体領域2の全周縁上から第1半導体領域1上に達するように形成された絶縁膜4と、一部が第2半導体領域2に低抵抗接触するとともに残部が絶縁膜4上に配置した第1主電極5と、第3半導体領域3に低抵抗接触するように配置した第2主電極6とを有する半導体装置であって、絶縁膜4は、膜厚が2μm以上であり、比誘電率とμmで表された膜厚との比が10以上になるように選択される。

請求項（抜粋）：

第1導電型の第1半導体領域と、前記第1半導体領域の一面の一部に形成された第2導電型の第2半導体領域と、前記第1半導体領域の他面に接合された第2導電型の第3半導体領域とを備え、ターミネーション領域に、前記第2半導体領域の全周縁上から前記第1半導体領域上に達するように形成された絶縁膜と、一部が前記第2半導体領域に低抵抗接触するとともに残部が前記絶縁膜上に配置した第1主電極と、前記第3半導体領域に低抵抗接触するように配置した第2主電極とを有する半導体装置において、前記絶縁膜は、膜厚が2μm以上であり、その比誘電率とμmで表された膜厚との比が10以上になるように選択されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 29/06

FI (4件)：

H01L 29/78 652 P ,  H01L 29/06 ,  H01L 29/78 652 T ,  H01L 29/78 655 F

引用特許：

審査官引用 (5件)

• 特開昭62-195133
  
• 特開平2-001980
  
• 特開平4-348033
  
• 特開昭58-131735
  
• 炭化けい素半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-222694   出願人：富士電機株式会社