特許
J-GLOBAL ID：200903004270916156
不揮発性半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-023690
公開番号（公開出願番号）：特開2004-235519
出願日： 2003年01月31日
公開日（公表日）： 2004年08月19日
要約：
【課題】不揮発性半導体記憶装置の特性を向上させる。【解決手段】ゲート絶縁膜102および選択ゲート電極103を有する選択MOS型トランジスタと、下層電位障壁膜104a、電荷保持膜104bおよび上層電位障壁膜104cよりなる容量絶縁膜と、メモリゲート電極105とを有するメモリMOS型トランジスタとで構成される不揮発性メモリにおいて、電荷保持膜104bにSi酸窒化膜を用い、それによるGmの劣化を改善するため、上層電位障壁膜104cを省略もしくはその膜厚を1nm以下にして、消去ゲート電圧を下げる。また、電荷保持膜を、主たる電荷保持膜となるSi酸窒化膜と、その上層または下層に位置するSi窒化膜とで構成し、正孔だけに対する電位障壁を形成する。また、消去方法をホットホール消去とし、消去電圧を下げる。【選択図】 図1
請求項（抜粋）：
(a)半導体基板中に形成された第1および第2半導体領域と、
(b)前記第1および第2半導体領域間上の前記半導体基板の上部に形成された第1導電体および第2導電体と、
(c)前記第1導電体と前記半導体基板との間に形成された第1絶縁膜と、
(d)前記第2導電体と前記半導体基板との間に形成された第2絶縁膜と、を有し、
(e)前記第2絶縁膜は、前記半導体基板上の電位障壁膜と、その上部のシリコン酸窒化膜よりなり、前記シリコン酸窒化膜上には前記第2導電体が位置することを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L21/8247
, H01L27/115
, H01L29/788
, H01L29/792
H01L29/78 371
, H01L27/10 434
5F083EP18
, 5F083EP22
, 5F083EP34
, 5F083EP35
, 5F083ER02
, 5F083ER11
, 5F083ER14
, 5F083ER30
, 5F083GA01
, 5F083HA02
, 5F083JA02
, 5F083JA04
, 5F083JA05
, 5F083JA06
, 5F083JA19
, 5F083PR12
, 5F083PR15
, 5F083PR21
, 5F101BA45
, 5F101BB02
, 5F101BC11
, 5F101BD22
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF02
, 5F101BH02
, 5F101BH03
, 5F101BH06
