特許
J-GLOBAL ID:200903077333581580
不揮発性半導体記憶装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2001-187794
公開番号(公開出願番号):特開2002-261175
出願日: 2001年06月21日
公開日(公表日): 2002年09月13日
要約:
【要約】【課題】メモリ素子特性の低下を防止しながら電荷蓄積膜形成時のインキュベーション時間を低減して、素子の構造上および特性上のバラツキを抑制する。【解決手段】半導体SUB上に積層された複数の誘電体膜GDと、複数の誘電体膜GD上のゲート電極GEとを有している。複数の誘電体膜GDが、半導体SUB上のボトム誘電体膜BTMと、電荷蓄積能力を有した電荷蓄積膜CHSと、ボトム誘電体膜BTMと電荷蓄積膜CHSとの間に形成され、両者の間の組成を有した誘電体からなるバッファ層BUFとを含む。電荷蓄積膜CHSと、その形成時の下地面との格子整合性が改善され、インキュベーション時間が低減する。
請求項(抜粋):
半導体上に積層された複数の誘電体膜と、上記複数の誘電体膜上のゲート電極とを有し、上記複数の誘電体膜が、上記半導体上のボトム誘電体膜と、電荷蓄積能力を有した電荷蓄積膜とを含む不揮発性半導体記憶装置であって、上記ボトム誘電体膜と上記電荷蓄積膜との間の組成を有した誘電体からなるバッファ層を、上記ボトム誘電体膜と上記電荷蓄積膜との間に有した不揮発性半導体記憶装置。
IPC (6件):
H01L 21/8247
, C23C 16/42
, H01L 21/318
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (5件):
C23C 16/42
, H01L 21/318 C
, H01L 21/318 M
, H01L 29/78 371
, H01L 27/10 434
Fターム (47件):
4K030AA01
, 4K030AA03
, 4K030AA06
, 4K030AA13
, 4K030BA35
, 4K030BA48
, 4K030CA04
, 4K030CA12
, 4K030JA06
, 4K030LA15
, 5F058BD03
, 5F058BD05
, 5F058BD15
, 5F058BF02
, 5F058BF24
, 5F058BF29
, 5F058BF30
, 5F058BJ01
, 5F083EP18
, 5F083EP65
, 5F083EP70
, 5F083EP77
, 5F083EP79
, 5F083ER09
, 5F083ER11
, 5F083ER19
, 5F083JA02
, 5F083JA05
, 5F083JA06
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083KA06
, 5F083KA12
, 5F083LA12
, 5F083LA16
, 5F083PR16
, 5F101BA45
, 5F101BC01
, 5F101BC11
, 5F101BD34
, 5F101BE05
, 5F101BE07
, 5F101BH05
引用特許:
前のページに戻る